制作一个RISC-V的操作系统二-RISC-V ISA介绍

文章目录

ISA的基本介绍

啥是ISA

接口规范:可理解为一种标准

Microarchitecture:微架构(是对指令集架构的一种硬件上的实现,如两种硬件架构都可以实现x86,那么可称这两种硬件架构是微架构)

为什么要设计ISA

为上层软件提供一种抽象,制定规则和约束,让编程者不用操心具体的电路结构或者说不用担心导致硬件运行出问题

CISCvsRISC

ISA的宽度

ISA的宽度和指令的宽度无关(即不能说32位的机器,那么指令也是32位)

知名ISA介绍

CISC:X86

RISC:图中剩下都是

RISC-V历史和特点

RISC-V发展


RISC-V ISA 命名规范

RV32IMA:32位 I模块 M模块 A模块

模块化的ISA


32位和64位的指令都是32位,而使用压缩指令集即可使指令为16位

通用寄存器

Hart

一个CU:一个指令流

Hart相当于一个指令流

特权级别

Control and Status Register(CSR)

内存管理与保护

Lock:不能使用

异常和中断

异常会跳转到异常处理程序,执行完后再回来继续执行原指令

中断也跳转到中断处理程序,执行完后再回来执行原指令的下一条指令

相关推荐
黑不拉几的小白兔15 小时前
risc-V学习日记(3):编译与链接
学习·risc-v
Hug Freedom.4 天前
RISC-V debug专栏2 --- Debug Module(DM)
risc-v
百里杨4 天前
编译玄铁处理器RISC-V指令测试用例
测试用例·risc-v·玄铁
CodingCos7 天前
【RISC-V CPU Debug 专栏 1 -- RISCV 相关文档的区别与联系】
risc-v
Hug Freedom.8 天前
RISC-V AIA学习3---APLIC 第一部分
学习·risc-v
国科安芯8 天前
国产RISC-V车规芯片当前现状分析——从市场与技术角度出发
网络·人工智能·嵌入式硬件·架构·汽车·risc-v
Hug Freedom.8 天前
RISC-V AIA学习3---APLIC 第二部分(APLIC 中断域的内存映射控制区域)
学习·risc-v
Hug Freedom.9 天前
RISC-V AIA学习3---APLIC第三部分
学习·risc-v
Hug Freedom.11 天前
CHI协议——retry
开发语言·前端·硬件工程·risc-v
Jason_zhao_MR12 天前
国产开发板—米尔全志T113-i如何实现ARM+RISC-V+DSP协同计算?
arm开发·嵌入式硬件·mcu·嵌入式·risc-v