沁恒RISC-V内核芯片，主要是SWIO单线无时钟模式和双线SWD模式（这个和ARM的SWD的位定义不同），当前都已经完成支持了
所以理论上，沁恒家的所有RISC-V内核芯片都可以添加脱机烧录支持了。
当前CH32V20X和CH32V003都已经验证通过，剩下就是把代码框架优化下，方便添加后续的型号，把要添加的常用型号都已经整理好
开始陆续添加支持，研究测试Flash烧写算法要耽误些时间，因为RISC-V不像M内核有MDK FLM或者IAR OUT算法可以使用，这个只能自制算法。
同时Flash读写保护算法也完成自制
最后补充个AI在这次制作中的作用，不能用AI来做时序代码生成，关键时刻太掉链子，在IO切换的地方搞错了，耽误了好几天做问题排查。