【 FPGA 封装设计资源 】 Xilinx vs Altera

XILINX

  1. PACKAGE
    一般在doc nav搜索,同样也可以在官网;检索关键字"*pkg-pinout."
    比如vu9p:
    ug575-ultrascale-pkg-pinout.pdf
  2. 原理库文件

Package Files Portal

举例:

先选封装;
再选器件

二维交叉检索后,在右击另存即可。《xczu48drffvg1517pkg.txt》。

ALTERA

  1. PACKAGE
    蓝厂、Altrea package 下载地址

  2. 库文件
    Mentor Graphics

  3. 其他硬件设计资料
    电路板开发人员中心

  4. 举例

    点击右上角的【下载】就得到了需要的OLB文件;

相关推荐
0基础学习者1 天前
跨时钟域处理
fpga开发·verilog·数字ic
FPGA_小田老师1 天前
Xilinx FIFO Generate IP核(8):FIFO设计常见问题与解决方案
fpga开发·fifo generate·fifo常见问题·fifo异常定位·fifo丢数·fifo读数重复
范纹杉想快点毕业1 天前
100道关于STM32的问题解答共十万字回答,适用入门嵌入式软件初级工程师,筑牢基础,技术积累,校招面试。
驱动开发·单片机·嵌入式硬件·fpga开发·硬件工程
知识充实人生1 天前
时序收敛方法二:Fanout优化
fpga开发·fanout·高扇出·时序收敛
Js_cold2 天前
(* MARK_DEBUG=“true“ *)
开发语言·fpga开发·debug·verilog·vivado
Js_cold2 天前
(* clock_buffer_type=“NONE“ *)
开发语言·fpga开发·verilog·vivado·buffer·clock
深圳光特通信豆子2 天前
TTL光模块:短距离传输场景的优选方案
fpga开发
Js_cold2 天前
Verilog运算符
开发语言·fpga开发·verilog
Js_cold3 天前
Verilog函数function
开发语言·fpga开发·verilog
Js_cold3 天前
Verilog任务task
开发语言·fpga开发·verilog