HLS 2017.4 导出 RTL 报错:ERROR: [IMPL 213-28] Failed to generate IP.

软件版本:HLS 2017.4

在使用 HLS 导出 RTL 的过程中产生如下错误:

参考 Xilinx 解决方案:https://support.xilinx.com/s/article/76960?language=en_US

问题描述

DESCRIPTION

As of January 1st 2022, the export_ip command used by Vivado HLS and Vitis HLS will fail to export the IP.

描述

从2022年1月1日起,Vivado HLS 和 Vitis HLS 使用的 export _ IP 命令将无法导出 IP。

解决方案

SOLUTION

To address this overflow, a tactical patch has been generated. Follow the instruction below for installation of the patch:

解决方案

为了解决这个溢出问题,已经生成了一个战术补丁。

下载补丁

安装补丁

  • 官方的方式是通过运行 python 文件来实现,不过笔者没有成功。

  • 有一个简单的方法,可以通过直接复制粘贴文件解决:

  • 解压缩补丁,复制文件:

  • 将该文件粘贴到目录下即可:
  • 再次尝试,RTL 导出成功:

更多内容

相关推荐
晓晓暮雨潇潇1 天前
Xilinx IP核(3)XADC IP核
fpga开发·vivado·xadc·ip核
FPGA狂飙4 天前
FPGA 常用 I/O 电平标准有哪些?
信号处理·verilog·fpga·vivado·xilinx
晓晓暮雨潇潇4 天前
FPGA开发技能(9)快速生成约束XDC文件
python·fpga开发·cadence·vivado
wow-iot4 天前
Quartus+Nios II for eclipse问题合集
fpga·quartus·nios ii
stm 学习ing5 天前
FPGA 第8讲 简单组合逻辑--半加器
c语言·开发语言·stm32·算法·fpga开发·fpga
apple_ttt7 天前
SystemVerilog学习——构造函数new
fpga开发·fpga·systemverilog·uvm
stm 学习ing7 天前
FPGA 第7讲 简单组合逻辑译码器
stm32·嵌入式硬件·学习·fpga开发·c#·学习方法·fpga
apple_ttt9 天前
SystemVerilog学习——虚拟接口(Virtual Interface)
fpga开发·fpga·systemverilog·uvm
姚家湾10 天前
由播客转向个人定制的音频频道(1)平台搭建
javascript·ai·hls·ardunio·播客
inputA12 天前
【SoC设计指南 基于Arm Cortex-M】学习笔记1——AMBA
笔记·stm32·单片机·嵌入式硬件·fpga