HLS 2017.4 导出 RTL 报错:ERROR: [IMPL 213-28] Failed to generate IP.

软件版本:HLS 2017.4

在使用 HLS 导出 RTL 的过程中产生如下错误:

参考 Xilinx 解决方案:https://support.xilinx.com/s/article/76960?language=en_US

问题描述

DESCRIPTION

As of January 1st 2022, the export_ip command used by Vivado HLS and Vitis HLS will fail to export the IP.

描述

从2022年1月1日起,Vivado HLS 和 Vitis HLS 使用的 export _ IP 命令将无法导出 IP。

解决方案

SOLUTION

To address this overflow, a tactical patch has been generated. Follow the instruction below for installation of the patch:

解决方案

为了解决这个溢出问题,已经生成了一个战术补丁。

下载补丁

安装补丁

  • 官方的方式是通过运行 python 文件来实现,不过笔者没有成功。

  • 有一个简单的方法,可以通过直接复制粘贴文件解决:

  • 解压缩补丁,复制文件:

  • 将该文件粘贴到目录下即可:
  • 再次尝试,RTL 导出成功:

更多内容

相关推荐
superconvert9 小时前
主流流媒体的综合性能大 PK ( smart_rtmpd, srs, zlm, nginx rtmp )
websocket·ffmpeg·webrtc·hevc·rtmp·h264·hls·dash·rtsp·srt·flv
行者..................2 天前
调试、开发板、串口、Vitis、源码。
fpga
爱奔跑的虎子3 天前
FPGA与Matlab图像处理之伽马校正
图像处理·matlab·fpga开发·fpga·vivado·xilinx
吉孟雷5 天前
ZYNQ FPGA自学笔记
fpga开发·verilog·led·仿真·vivado·zynq
行者..................7 天前
FPGA编程指南: CSU DMA传输
fpga开发·fpga
行者..................7 天前
ZYNQ MPSOC FPGA 仿真 教程
fpga开发·fpga
知识充实人生8 天前
Vivado时序报告之Report pulse width详解
vivado·xilinx·时序报告·脉冲宽度检查·pulse_width
热爱学习地派大星10 天前
BRAM IP Native模式使用
fpga开发·ip·verilog·fpga·存储器·bram
行者..................10 天前
FPGA 时序逻辑 组合逻辑 连接 语句
fpga开发·fpga
FPGA狂飙11 天前
1分钟 快速掌握 双向信号(inout信号)
fpga开发·verilog·fpga·xilinx