HLS 2017.4 导出 RTL 报错:ERROR: [IMPL 213-28] Failed to generate IP.

软件版本:HLS 2017.4

在使用 HLS 导出 RTL 的过程中产生如下错误:

参考 Xilinx 解决方案:https://support.xilinx.com/s/article/76960?language=en_US

问题描述

DESCRIPTION

As of January 1st 2022, the export_ip command used by Vivado HLS and Vitis HLS will fail to export the IP.

描述

从2022年1月1日起,Vivado HLS 和 Vitis HLS 使用的 export _ IP 命令将无法导出 IP。

解决方案

SOLUTION

To address this overflow, a tactical patch has been generated. Follow the instruction below for installation of the patch:

解决方案

为了解决这个溢出问题,已经生成了一个战术补丁。

下载补丁

安装补丁

  • 官方的方式是通过运行 python 文件来实现,不过笔者没有成功。

  • 有一个简单的方法,可以通过直接复制粘贴文件解决:

  • 解压缩补丁,复制文件:

  • 将该文件粘贴到目录下即可:
  • 再次尝试,RTL 导出成功:

更多内容

相关推荐
Eloudy15 小时前
开源 gpunetio examples 01 解析 gpunetio_verbs_put_bw
gpu·fpga·rdma·roce·doca
博览鸿蒙15 小时前
FPGA开发使用的语言
fpga开发·fpga
明德扬17 小时前
机器人多摄像头如何做FPGA多路视频聚合?
学习·fpga开发·fpga
Eloudy1 天前
GPUNetIO开源实现与FPGA的 RoCEv2 通信延迟实验
gpu·fpga·rdma·roce·doca
unicrom_深圳市由你创科技2 天前
FPGA仿真正常,上板为何出错?
fpga
Eloudy3 天前
fpga-latency 指标分析与触发机制
fpga
Eloudy4 天前
基于 PTP 的 FPGA→RoCE→CPU 单向延迟测量实验方案
gpu·fpga
博览鸿蒙4 天前
新手怎么挑一块靠谱的FPGA开发板?
fpga开发·fpga·fpga开发板
FPGA小迷弟4 天前
【无标题】
fpga开发·dsp开发·fpga·sdr·无线电
Eloudy5 天前
RAM Player 实验:hololink-write 开流 + RoCEv2 接收分析
fpga