PCB 的正片、负片那些事儿

最近在 PCB 打样的过程中遇到了 PCB 的正片层和负片层的问题,故以此记录一下。

问题产生的原因是在投产 PCB 时发现生产稿的 Gerber 图形和 PCB 设计有区别,如图所示,左边为某 PCB 内层,右边为对应层生产稿的 Gerber 图形,两者图形正好相反:

经查阅资料得知是 PCB 的正片、负片设计问题,并且嘉立创在打样 PCB 时会将负片层转换为正片层,所以看到的 Gerber 图形是负片转正片之后的图形。

那到底什么是正片设计、负片设计呢?

正片

  • 正片设计是默认不铺铜的,设计走线和铺铜的地方在生产时会被铺铜,而没有设计走线和铺铜的地方不会铺铜,像这样:
  • 一般来说,信号层走线较复杂,常采用正片设计,直观了然、逻辑清晰。

负片

  • 负片设计是默认铺铜的,设计走线和铺铜的地方在生产时铜会被清除,而没有走线和铺铜的地方在生产时会保留铺铜,像这样:
  • 需要大面积铺铜的电源和 GND 层常常采用负片设计的方式,较为方便,并且可通过设计走线的方法将铜分割,一定程度上提高了 PCB 的设计效率。

层属性

  • 打开设计-->层叠管理器,可以看到 PCB 的各层属性,如 Sig3 配置为 Signal层,PWR2 配置为了 Plane 层:
  • Signal 为信号层,正片设计,主要用于设计信号线
  • Plane 为平面层,负片设计,主要用于设计电源和 GND

总结来说,正片设计属于正向逻辑,设计啥样就是啥样,负片设计属于逆向逻辑,但巧妙运用可以大大提高 PCB 的设计效率。

更多内容

相关推荐
SL_staff6 小时前
物模型是设备的数字身份证:属性、事件、服务如何决定IoT系统扩展性
java·物联网·全栈
SL_staff8 小时前
JVS私有化交付为何敢承诺100%源码开放与无兜底风险?
java·低代码·全栈
濮水大叔21 小时前
Cabloy全栈框架的两个SSR入口:Vona集成式SSR vs Zova独立式SSR
typescript·node.js·全栈
sweet丶21 小时前
为什么SIGKILL崩溃无法捕获?
全栈
SL_staff1 天前
城商行营销翻车复盘:JVS-Rules 如何用工程化机制保障规则变更的可溯性与稳定性
java·开源·全栈
狂师1 天前
最近全网爆火的 Jev 到底是什么?适合干什么、怎么用,一篇讲透!
程序员·aigc·全栈
Karl_wei1 天前
AI时代,程序员的技能都有哪些变化
openai·ai编程·全栈
不是株6 天前
零到全栈(网页从哪来,服务器怎么架)
全栈
Ticnix7 天前
42 天 71 次提交之后,我重新看了一遍自己的架构决策
python·agent·全栈