PCB 的正片、负片那些事儿

最近在 PCB 打样的过程中遇到了 PCB 的正片层和负片层的问题,故以此记录一下。

问题产生的原因是在投产 PCB 时发现生产稿的 Gerber 图形和 PCB 设计有区别,如图所示,左边为某 PCB 内层,右边为对应层生产稿的 Gerber 图形,两者图形正好相反:

经查阅资料得知是 PCB 的正片、负片设计问题,并且嘉立创在打样 PCB 时会将负片层转换为正片层,所以看到的 Gerber 图形是负片转正片之后的图形。

那到底什么是正片设计、负片设计呢?

正片

  • 正片设计是默认不铺铜的,设计走线和铺铜的地方在生产时会被铺铜,而没有设计走线和铺铜的地方不会铺铜,像这样:
  • 一般来说,信号层走线较复杂,常采用正片设计,直观了然、逻辑清晰。

负片

  • 负片设计是默认铺铜的,设计走线和铺铜的地方在生产时铜会被清除,而没有走线和铺铜的地方在生产时会保留铺铜,像这样:
  • 需要大面积铺铜的电源和 GND 层常常采用负片设计的方式,较为方便,并且可通过设计走线的方法将铜分割,一定程度上提高了 PCB 的设计效率。

层属性

  • 打开设计-->层叠管理器,可以看到 PCB 的各层属性,如 Sig3 配置为 Signal层,PWR2 配置为了 Plane 层:
  • Signal 为信号层,正片设计,主要用于设计信号线
  • Plane 为平面层,负片设计,主要用于设计电源和 GND

总结来说,正片设计属于正向逻辑,设计啥样就是啥样,负片设计属于逆向逻辑,但巧妙运用可以大大提高 PCB 的设计效率。

更多内容

相关推荐
非优秀程序员9 小时前
OpenClaw 教学:25 个工具 + 53 个技能完整指南
人工智能·开源·全栈
今日无bug15 小时前
Git 提交:用全栈技术打造智能 Commit Message 生成器
git·全栈
带你看月亮3 天前
为什么优秀程序员总在拆函数?因为代码应该表达意图,而不是实现
全栈
比尔盖茨的大脑3 天前
AI Agent 架构设计:从 ReAct 到 Multi-Agent 系统
前端·人工智能·全栈
会员源码网5 天前
递归的陷阱与救赎:深入理解栈溢出及其解决方案
全栈
Maori3166 天前
放弃 SDKMAN 和 NVM!在 Garuda Linux + Fish 环境下用 mise 统管全栈开发环境
全栈
HOHO6 天前
两周时间带着三个实习生开发了一个八万行代码的项目?聊聊我的感想
aigc·全栈
会员源码网7 天前
类继承中父类方法被错误覆盖(如父类`final`方法被子类重写)
程序员·全栈
IVEN_7 天前
只会Python皮毛?深入理解这几点,轻松进阶全栈开发
python·全栈
Jahzo7 天前
openclaw本地化部署体验与踩坑记录--windows
开源·全栈