FPGA高端项目：纯verilog的 10G-UDP 高速协议栈，提供7套工程源码和技术支持

9527华安2024-01-11 1:33

目录

FPGA高端项目：纯verilog的 10G-UDP 高速协议栈，提供7套工程源码和技术支持

1、前言

目前网上的fpga实现udp基本生态如下：

1：verilog编写的udp收发器，但中间的FIFO或者RAM等调用了IP，或者不带ping功能，这样的代码功能正常也能用，但不带ping功能基本就是废物，在实际项目中不会用这样的代码，试想，多机互联，出现了问题，你的网卡都不带ping功能，连基本的问题排查机制都不具备，这样的代码谁敢用？

2：带ping功能的udp收发器，代码优秀也好用，但基本不开源，不会提供源码给你，这样的代码也有不足，那就是出了问题不知道怎么排查，毕竟你没有源码，无可奈何；

3：使用了Xilinx的Tri Mode Ethernet MAC三速网IP实现，这样的代码也很优秀，但还是那个问题，没有源码，且三速网IP需要licence，三速网IP实现了rgmii到gmii再到axis的转换；

4：使用FPGA的GTX资源利用SFP光口实现UDP，通信，这种方案不需要外接网络变压器即可完成；

5：真正意义上的verilog实现的UDP协议栈，真正意义上的verilog实现意思是UDP协议栈全部代码均使用verilog代码，不适用任何IP核，包括FIFO、RAM等，这样的UDP协议栈移植性很强，这样的协议栈在市面上也很少，几乎很难得到，而很设计就是这样的协议栈，呵呵。。。

本设计使用纯verilog实现的10G-UDP 高速协议栈实现10G-UDP回环通信测试，之所以只用到了数据回环模式，是因为本设计旨在为用户提供一个可任意移植修改的10G-UDP协议栈架构，用户可通过此架构任意创建自己的项目，自由度和开放性极强；基于市面上主流和占有率较高的FPGA器件，创建了7套工程源码，FPGA器件适用于Xilinx系列FPGA，开发工具适用于Xilinx的vivado，使用的FPGAGT高速资源包括GTH、GTY，板载连接光口包括SFP、QSFP，7套工程源码详情如下：

本设计经过反复大量测试稳定可靠，可在项目中直接移植使用，工程代码可综合编译上板调试，可直接项目移植，适用于在校学生、研究生项目开发，也适用于在职工程师做项目开发，可应用于医疗、军工等行业的数字通信领域；

提供完整的、跑通的工程源码和技术支持；

工程源码和技术支持的获取方式放在了文章末尾，请耐心看到最后；

免责声明

本工程及其源码即有自己写的一部分，也有网络公开渠道获取的一部分(包括CSDN、Xilinx官网、Altera官网等等)，若大佬们觉得有所冒犯，请私信批评教育；基于此，本工程及其源码仅限于读者或粉丝个人学习和研究，禁止用于商业用途，若由于读者或粉丝自身原因用于商业用途所导致的法律问题，与本博客及博主无关，请谨慎使用。。。

更新说明

这个UDP协议栈是真的好用，忍不住移植了多个平台的FPGA和多种型号的PHY，代码层面并没有更新，但增加了多种移植方案，数据总计多达7个，后续还将继续更新，敬请期待；

2、相关方案推荐

我这里已有的以太网方案

目前我这里有大量UDP协议的工程源码，包括UDP数据回环，视频传输，AD采集传输等，也有TCP协议的工程，对网络通信有需求的兄弟可以去看看：直接点击前往

本协议栈的千兆网UDP版本

本UDP协议栈支持1G、10G、25G速率，本文介绍的是10G速率的应用，之前写过一篇博客介绍本协议栈1G速率的应用，在1G模式下，基于市面上主流和占有率较高的FPGA器件，创建了11套工程源码，FPGA器件适用于Xilinx和Altera，开发工具适用于Xilinx的vivado和Altera的Quartus，网络PHY芯片支持MII、GMII、RGMII、SGMII等，对千兆网UDP网络通信有需求的兄弟可以去看看：直接点击前往

1G 千兆网 TCP-->服务器 方案

TCP分为服务器和客户端，两者代码是不一样的，看具体需求，既然本博客介绍的是TCP客户端，那么肯定就有TCP服务器，本来TCP服务器之前一直都有，但一直没有调通，经过两年半的练习调试，总算是调通了；TCP服务器依然是4套工程源码，我另外写了一篇博客介绍TCP服务器，感兴趣的朋友可以去看看：直接点击前往

1G 千兆网 TCP-->客户端 方案

TCP分为服务器和客户端，两者代码是不一样的，看具体需求，既然本博客介绍的是TCP服务器，那么肯定就有TCP客户端，本来TCP客户端之前一直都有，但一直没有调通，经过两年半的练习调试，总算是调通了；TCP客户端依然是4套工程源码，我另外写了一篇博客介绍TCP客户端，感兴趣的朋友可以去看看：直接点击前往

10G 万兆网 TCP-->服务器+客户端 方案

我这里也有10G 万兆网 TCP 方案，该方案有服务器和客户端两套代码，在Xilinx KU和KUP等平台测试通过并很稳定，对10G 万兆网 TCP 方案感兴趣的朋友可以去看看：直接点击前往

3、该UDP协议栈性能

1：纯verilog实现，没有用到任何一个IP核；

2：移植性天花板，该协议栈可在Xilinx、Altera等各大FPGA型号之间任意移植，因为是没有任何IP，源语也有参数可选择；

3：适应性强，目前已在RTL8211、B50610、88E1518等多款phy上成功测试，也可以用GT资源的SFP接口实现10G-UDP协议的以太网通信；支持MII、GMII、RGMII、SGMII等PHY接口；

4：时序收敛很到位；

5：动态ARP功能；

6：不带ping功能；

7：用户接口数据位宽高达64bit；

8：最高支持25G速率，本设计使用10G；

4、详细设计方案

设计架构框图

详细设计方案如下框图：

这只是一个总体架构，不同的工程可能在框图中并不一致，具体参考代码；

网络调试助手

这只是一个回环测试工具，常用的Win软件，用来测试UDP数据收发；无需多言；

GT资源使用

本设计一共设计了7套工程，以适应不同FPGA型号的GT资源，10G-UDP网络通信必须用到GT资源实现高速差分数据的解串与串化功能，可以理解为网卡芯片里面的PCS+PMA功能，7套工程中根据不同的FPGA资源分别用到了GTH和GTY，都选择10GBASE-R编解码协议，该协议可用于网络数据包的编解码，但工程3没有直接使用GTH，而是调用了10G Eeternet IP核，该IP内部例化了GTH，输出接口为XGMII，这一点与其他6套工程有所差异，该单独的方案适用于Xilinx的A7、K7系列FPGA，其他6套工程方案适用于Xilinx的UltraScale和UltraScale+方案；具体如下：
UltraScale和UltraScale+系列FPGA使用GTH或GTY资源的10GBASE-R 编解码协议；

工程7--A7、K7系列FPGA使用10G Eeternet IP核的10GBASE-R*编解码协议；

GTH--10GBASE-R*协议使用

工程1使用该方案，GTH IP调用和配置如下：

IP主要的配置界面如上图，详细配置界面请参考工程；该IP输出并行数据，注意，这里输出的仅仅是解串之后的数据，并未实现数据对齐和接口转换功能，数据将交给10G-PHY层做进一步处理；

10G Ethernet PCS/PMA(10GBASE-R/KR)协议使用

工程3使用该方案，10G Ethernet PCS/PMA IP调用和配置如下：

IP主要的配置界面如上图，详细配置界面请参考工程；该IP内部例化了GTH，输出接口为XGMII，这一点与其他6套工程有所差异，该单独的方案适用于Xilinx的A7、K7系列FPGA;

GTY--10GBASE-R*协议使用

工程2、4、5、6、7使用该方案，GTY IP调用和配置如下：

IP主要的配置界面如上图，详细配置界面请参考工程；该IP输出并行数据，注意，这里输出的仅仅是解串之后的数据，并未实现数据对齐和接口转换功能，数据将交给10G-PHY层做进一步处理；

10G-PHY层

10G-PHY层由verilog代码实现，没有使用任何IP，是实现和GTH、GTY对接做数据处理和接口转换的功能模块，该模块主要实现两个功能：一是数据的处理，包括GT资源送出的数据加解扰、数据对齐、数据校验、数据帧同步、误码率监控、HDR看门狗(该功能实际并未用到)；二是数据接口的转换，将PHY侧的并行数据转换为XGMII数据流；对于接收而言，就是数据解扰、数据对齐、数据校验、各种监测、PHY转XGMII，对于发送则是反过来的；10G-PHY层代码位置如下：

10G-MAC层

10G-MAC层由verilog代码实现，没有使用任何IP，是实现和10G-PHY层对接做数据接口转换和数据跨时钟域转换的功能模块；该模块主要实现两个功能：一是接口转换，二是据跨时钟域转换；对于接收来说，首先将XGMII数据流转换为AXI4-Stream数据流，再对AXI4-Stream数据流做跨时钟域转换，从PHY侧时钟域转换到UDP侧时钟域，整个过程都用到CRC校验，虽然耗时增加，但数据误码率降低，如果对时延有苛刻要求，可去掉校验；发送则于接收相反；10G-MAC层代码位置如下：

AXI4-Stream FIFO

网络数据经过MAC层以后，输出的是AXI4-Stream数据流，如果直接将数据送入UDP协议栈，有数据冲突的风险，为了降低这种风险，使用纯verilog实现的AXI4-Stream FIFO作为缓冲，在MAC层与UDP协议栈之间建立"桥梁"，MAC层解析出来的例如原MAC地址、目的MAC地址等信息也通过AXI4-Stream FIFO转发；AXI4-Stream FIFO代码位置如下：

10G-UDP 高速协议栈

10G-UDP协议栈的功能就是用verilog硬件描述语言完成标准UDP协议；它由动态ARP层、IP层、UDP层构成，动态ARP层完成ARP协议内容的数据收发，对于接收端来说是数据帧解包，从以太网数据帧中提取ARP数据段的有效数据，对于发送端来说是数据帧组包，将用户端发来的有效数据封装成ARP协议的数据帧，作为以太网数据帧的ARP数据段；代码中设置了ARP动态缓存，即arp_cache，收发两端都进行crc校验；于千兆UDP 协议栈不同的是，10G-UDP 高速协议栈的用户接口数据位宽为64bit；

IP层完成IP协议内容的数据收发，对于接收端来说是数据帧解包，从以太网数据帧中提取IP数据段的有效数据，对于发送端来说是数据帧组包，将用户端发来的有效数据封装成IP协议的数据帧，作为以太网数据帧的IP数据段；IP层与动态ARP层是数据交互的，模块相互包含，代码架构无法明显划分；

UDP层完成UDP协议内容的数据收发，对于接收端来说是数据帧解包，从以太网数据帧中提取UDP数据段的有效数据，对于发送端来说是数据帧组包，将用户端发来的有效数据封装成UDP协议的数据帧，作为以太网数据帧的UDP数据段；IP层与动态ARP层是数据交互的，模块相互包含，代码架构无法明显划分；UDP层会对UDP数据做前后检验；

UDP协议栈架构封装后代码位置如下：

UDP协议栈是直接与用户逻辑数据对接的接口，所以对于FPGAS开发者而言，只要知道了UDP协议栈的数据接口，就能在用户侧编写与之对接的时序来控制数据收发，UDP协议栈的接口时序为AXI4-Stream，时序如下：

c 复制代码 
   发送端时序如下：
                                __    __    __    __    __    __    __
    clk                      __/  \__/  \__/  \__/  \__/  \__/  \__/  \__
                             ______________                    ___________
    s_eth_hdr_valid                         \_________________/
                                       _____ 
    s_eth_hdr_ready           ________/     \_____________________________
                                       _____
    s_eth_dest_mac            XXXXXXXXX_DMAC_XXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
                                       _____
    s_eth_dest_mac            XXXXXXXXX_SMAC_XXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
                                       ___________ _____ _____
    s_eth_payload_axis_tdata  XXXXXXXXX_A0________X_A1__X_A2__XXXXXXXXXXXX
                                       _______________________
    s_eth_payload_axis_tvalid ________/                       \___________
                                             _________________
    s_eth_payload_axis_tready ______________/                 \___________
                                                         _____
    s_eth_payload_axis_tlast  __________________________/     \___________

    s_eth_payload_axis_tuser  ____________________________________________
	
	接收端时序与发送端一样；

IP地址修改

FPGA与PC通信而言，FPGA作为UDP服务器，PC作为UDP客户端，需要在FPGA代码里设置MAC、IP等配置信息，这是UDP通信的重要信息，开发者至少需要知道该部分代码的位置，甚至根据自己的需要修改，代码的位置如下：

可以看到，我这里的配置如下：

FPGA开发板MAC地址：02-00-00-00-00-00；

FPGA开发板IP地址：192.168.1.128；

FPGA开发板网关：192.168.1.1；

FPGA开发板子网掩码：255.255.255.0；

那么PC端的IP地址应该设为多少呢？

因为在回环代码里写成了发送的目的IP=接收到的目的IP，所以只需要在PC端设置与192.168.1.128网段一样的IP地址即可，比如我在测试时设置PC端IP地址为：192.168.1.10；如下：

当然，你也可以配置为192.168.1.11、192.168.1.12、192.168.1.100等等；

默认的FPGA开发板和PC端的端口号都是1234；代码的位置如下：

这部分代码位于fpga_core.v；

UDP数据回环

之所以只用到了数据回环模式，是因为本设计旨在为用户提供一个可任意一直修改的UDP协议栈架构，用户可通过此架构任意创建自己的项目，自由度和开放性极强；使用一个纯verilog实现的AXI4-Stream FIFO来做数据回环操作，因为UDP协议栈的用户数据接口正是AXI4-Stream数据流，代码的位置如下：

代码里直接用assign语句将AXI4-Stream FIFO的收发两端连接，如下：

AXI4-Stream FIFO配置为了8192，如果你的FPGA逻辑资源较小，配置为1024就可以了；

这部分代码位于fpga_core.v；

总体代码架构

以工程2为例，代码架构如下：

不同的工程与代码架构对应时可能略有差异，但总体而言差不多，具体工程要看具体代码；

5、工程源码-1 详解

开发板FPGA型号：Xilinx Kintex UltraScale XCKU035--xcku035-fbva676-2-e；

开发环境：Vivado 2022.2；

GT资源：UltraScale GTH；

输入\输出：SFP光口；

测试项：数据回环收发；

工程代码架构参考第4章节的"总体代码架构"小节；

FPGA资源消耗和功耗预估如下；

6、工程源码-2 详解

开发板FPGA型号：Xilinx Kintex UltraScale+ XCKU3P--xcku3p-ffvb676-2-e；

开发环境：Vivado 2022.2；

GT资源：UltraScale GTY；

输入\输出：SFP光口；

测试项：数据回环收发；

工程代码架构参考第4章节的"总体代码架构"小节；

FPGA资源消耗和功耗预估如下；

7、工程源码-3 详解

开发板FPGA型号：Xilinx Virtex7 XC7V690T--xc7vx690tffg1761-3；

开发环境：Vivado 2022.2；

GT资源：10G Ethernet PCS/PMA(10GBASE-R/KR)；

输入\输出：SFP光口；

测试项：数据回环收发；

工程代码架构参考第4章节的"总体代码架构"小节；

FPGA资源消耗和功耗预估如下；

8、工程源码-4 详解

开发板FPGA型号：Xilinx Virtex UltraScale XCVU095--xcvu095-ffva2104-2-e；

开发环境：Vivado 2022.2；

GT资源：UltraScale GTY；

输入\输出：QSFP光口；

测试项：数据回环收发；

工程代码架构参考第4章节的"总体代码架构"小节；

FPGA资源消耗和功耗预估如下；

9、工程源码-5 详解

开发板FPGA型号：Xilinx Virtex UltraScale+ XCVU9P--xcvu9p-flga2104-2L-e；

开发环境：Vivado 2022.2；

GT资源：UltraScale GTY；

输入\输出：SFP光口；

测试项：数据回环收发；

工程代码架构参考第4章节的"总体代码架构"小节；

FPGA资源消耗和功耗预估如下；

10、工程源码-6 详解

开发板FPGA型号：Xilinx Zynq UltraScale+ XCZU9EG--xczu9eg-ffvb1156-2-e；

开发环境：Vivado 2022.2；

GT资源：UltraScale GTY；

输入\输出：SFP光口；

测试项：数据回环收发；

工程代码架构参考第4章节的"总体代码架构"小节；

FPGA资源消耗和功耗预估如下；

11、工程源码-7 详解

开发板FPGA型号：Xilinx Zynq UltraScale+ XCZU7EV--xczu7ev-ffvc1156-2-e；

开发环境：Vivado 2022.2；

GT资源：UltraScale GTY；

输入\输出：SFP光口；

测试项：数据回环收发；

工程代码架构参考第4章节的"总体代码架构"小节；

FPGA资源消耗和功耗预估如下；

12、工程移植说明

vivado版本不一致处理

1：如果你的vivado版本与本工程vivado版本一致，则直接打开工程；

2：如果你的vivado版本低于本工程vivado版本，则需要打开工程后，点击文件-->另存为；但此方法并不保险，最保险的方法是将你的vivado版本升级到本工程vivado的版本或者更高版本；

3：如果你的vivado版本高于本工程vivado版本，解决如下：

打开工程后会发现IP都被锁住了，如下：

此时需要升级IP，操作如下：

FPGA型号不一致处理

如果你的FPGA型号与我的不一致，则需要更改FPGA型号，操作如下：


更改FPGA型号后还需要升级IP，升级IP的方法前面已经讲述了；

其他注意事项

1：由于每个板子的DDR不一定完全一样，所以MIG IP需要根据你自己的原理图进行配置，甚至可以直接删掉我这里原工程的MIG并重新添加IP，重新配置；

2：根据你自己的原理图修改引脚约束，在xdc文件中修改即可；

3：纯FPGA移植到Zynq需要在工程中添加zynq软核；

13、上板调试验证并演示

准备工作

需要准备以下物品：

1：FPGA开发板；

2：光纤；

3：10G网卡一张；

4：上位机电脑，台式或笔记本；

5：网络调试助手；

以vivado工程3为例进行上板调试；

连接如下，然后上电下载bit：

首先设置电脑端IP如下：

开发板的IP地址在代码中的设置如下，在fpga_core.v里，可以自由修改：

查看ARP

打开cmd，输入 arp -a查看电脑的arp缓存表，如下：

UDP数据回环测试

打开网络调试助手并配置，如下：

单次发送数据测试结果如下：

循环发送数据测试结果如下，1秒时间间隔循环：

14、福利：工程代码的获取

福利：工程代码的获取

代码太大，无法邮箱发送，以某度网盘链接方式发送，

资料获取方式：私，或者文章末尾的V名片。

网盘资料如下：

10G-UDP 高速协议栈源码文件夹如下：

相关推荐
速盾cdn3 小时前
速盾：CDN是否支持屏蔽IP？
网络·网络协议·tcp/ip
fei_sun12 小时前
【Verilog】第一章作业
fpga开发·verilog
深圳市雷龙发展有限公司longsto13 小时前
基于FPGA（现场可编程门阵列）的SD NAND图片显示系统是一个复杂的项目，它涉及硬件设计、FPGA编程、SD卡接口、NAND闪存控制以及图像显示等多个方面
fpga开发
Lws13 小时前
CS144 lab0(个人理解)
网络协议
C++忠实粉丝17 小时前
计算机网络socket编程(2)_UDP网络编程实现网络字典
linux·网络·c++·网络协议·计算机网络·udp
添砖java_85717 小时前
UDP数据报套接字编程
网络·网络协议·udp
9527华安18 小时前
FPGA实现PCIE3.0视频采集转10G万兆UDP网络输出，基于XDMA+GTH架构，提供工程源码和技术支持
网络·fpga开发·udp·音视频·xdma·pcie3.0·万兆网
able陈18 小时前
为什么verilog中递归函数需要定义为automatic?
fpga开发
fei_sun18 小时前
【Verilog】第二章作业
fpga开发·verilog
碎碎思19 小时前
如何使用 Vivado 从源码构建 Infinite-ISP FPGA 项目
fpga开发·接口隔离原则
热门推荐
01(欧拉)openEuler系统添加网卡文件配置流程、(欧拉)openEuler系统手动配置ipv6地址流程、(欧拉)openEuler系统网络管理说明02PyTorch机器学习实现液态神经网络03【HarmonyOS】HUAWEI DevEco Studio 下载地址汇总04玄机平台应急响应—webshell查杀05Coze扣子平台完整体验和实践（附国内和国际版对比）06Ubuntu 20.04使用Livox mid 360 测试 FAST_LIO07【目标跟踪】相机运动补偿08Unity中PICO实现 隔空取物 和 接触抓取物体09RAG 实践- Ollama+RagFlow 部署本地知识库10怎样让音频速度变慢？请跟随以下方法进行操作