本博文主要交流设计思路，在本博客已给出相关博文约180篇，希望对初学者有用。 注意这里只是抛砖引玉，切莫认为参考这就可以完成商用IP设计。
完成 HDL 工程及 Block Design 设计后，进行综合与实现， RoCE v2 高速数据传输系统的资源占用如表1 所示。从资源占用表中可以看出，基于本IP实现的 RoCE v2高速数据传输系统资源占用率低，更容易被集成到实际应用环境中。
表1 基于 XCZU47DR FPGA 的资源占用表
下图2和图3给出硬件实物图及如何连接
图2 基于 XCZU47DR FPGA 的开发板
图3 麦洛斯 CX455-A 网卡及 QSFP 光模块
图中QSFP 接口通过 100Gbps QSFP28 光模块及光纤连接到麦洛斯 CX455-A 网卡上。
B站已给出相关性能的视频，如想进一步了解，请搜索B站用户：专注与守望