国产FPGA(AG32VF407 AGRV2K)LED程序控制D3闪烁

视频讲解

AG32VF407\]国产MCU+FPGA LED程序控制D3闪烁及演示 ### 实验过程 本次测试用的源文件为E:\\tech\\AGM-AG32VF\\sdk-release\\AgRV_pio\\platforms\\AgRV\\examples\\example\\src\\example.c 原理图中查看D3 LED对应控制的pin脚 ![在这里插入图片描述](https://file.jishuzhan.net/article/1751590024752664578/cc65cf4d4106242b498c69ced18f4e0a.webp) ![在这里插入图片描述](https://file.jishuzhan.net/article/1751590024752664578/315dd28b85c37b8bf1eefe8b85c9c52d.webp) 修改platformio.ini中的ve为407![在这里插入图片描述](https://file.jishuzhan.net/article/1751590024752664578/6de3a6df728e76495da3244024f7feae.webp) 在exampel.c中增加如下代码 #define LED_D3_GPIO GPIO4 #define LED_D3_GPIO_BITS (1 << 3) SYS_EnableAPBClock(APB_MASK_GPIO4); GPIO_SetOutput(LED_D3_GPIO, LED_D3_GPIO_BITS); GPIO_SetHigh(LED_D3_GPIO, LED_D3_GPIO_BITS); int counter = 0; while (1) { UTIL_IdleMs(100); GPIO_Toggle(LED_D3_GPIO, LED_D3_GPIO_BITS); } 重新编译,再烧录upload程序,但发现D3或者没有一个灯是亮的,这时候无论时RST还是重新上电,都没有任何反应![在这里插入图片描述](https://file.jishuzhan.net/article/1751590024752664578/db95922273c71a638ae561ce25628d60.webp) ![在这里插入图片描述](https://file.jishuzhan.net/article/1751590024752664578/539ce7f6727466dd326aa94caa9933b1.webp) 经过在线debug发现如下INT_Init中一直在等待某一个irq完成,目前还不清楚这个irq在上电时一直触发的原因,如果不修改如上,按下K_UP键也可以继续往下运行 修改控制D3的闪烁频率,可以修改循环中的delay值,单位ms ![在这里插入图片描述](https://file.jishuzhan.net/article/1751590024752664578/56d8eadceebea04e78ef759681abf11b.webp)

相关推荐
ShiMetaPi5 分钟前
操作【GM3568JHF】FPGA+ARM异构开发板 使用指南:蓝牙
arm开发·嵌入式硬件·fpga开发·rk3568
知识充实人生8 小时前
静态时序分析详解之时序路径类型
fpga开发·时序路径·关键路径
9527华安1 天前
Xilinx系列FPGA实现DP1.4视频收发,支持4K60帧分辨率,提供2套工程源码和技术支持
fpga开发·音视频·dp1.4·4k60帧
cycf1 天前
高速接口基础
fpga开发
forgeda1 天前
从Vivado集成Lint功能,看FPGA设计的日益ASIC化趋势
fpga开发·vivado·lint·eco·静态检查功能
hexiaoyan8272 天前
国产化FPGA开发板:2050-基于JFMK50T4(XC7A50T)的核心板
fpga开发·工业图像输出·vc709e板卡·zynq 通用计算平台·模拟型号处理
雨洛lhw2 天前
The Xilinx 7 series FPGAs 设计PCB 该选择绑定哪个bank引脚,约束引脚时如何定义引脚电平标准?
fpga开发·bank·电平标准
红糖果仁沙琪玛2 天前
FPGA ad9248驱动
fpga开发
minglie12 天前
XSCT/Vitis 裸机 JTAG 调试与常用命令
fpga开发
沐欣工作室_lvyiyi2 天前
基于FPGA的电梯控制系统设计(论文+源码)
单片机·fpga开发·毕业设计·计算机毕业设计·电子交易系统