国产FPGA(AG32VF407 AGRV2K)LED程序控制D3闪烁

视频讲解

AG32VF407\]国产MCU+FPGA LED程序控制D3闪烁及演示 ### 实验过程 本次测试用的源文件为E:\\tech\\AGM-AG32VF\\sdk-release\\AgRV_pio\\platforms\\AgRV\\examples\\example\\src\\example.c 原理图中查看D3 LED对应控制的pin脚 ![在这里插入图片描述](https://file.jishuzhan.net/article/1751590024752664578/cc65cf4d4106242b498c69ced18f4e0a.webp) ![在这里插入图片描述](https://file.jishuzhan.net/article/1751590024752664578/315dd28b85c37b8bf1eefe8b85c9c52d.webp) 修改platformio.ini中的ve为407![在这里插入图片描述](https://file.jishuzhan.net/article/1751590024752664578/6de3a6df728e76495da3244024f7feae.webp) 在exampel.c中增加如下代码 #define LED_D3_GPIO GPIO4 #define LED_D3_GPIO_BITS (1 << 3) SYS_EnableAPBClock(APB_MASK_GPIO4); GPIO_SetOutput(LED_D3_GPIO, LED_D3_GPIO_BITS); GPIO_SetHigh(LED_D3_GPIO, LED_D3_GPIO_BITS); int counter = 0; while (1) { UTIL_IdleMs(100); GPIO_Toggle(LED_D3_GPIO, LED_D3_GPIO_BITS); } 重新编译,再烧录upload程序,但发现D3或者没有一个灯是亮的,这时候无论时RST还是重新上电,都没有任何反应![在这里插入图片描述](https://file.jishuzhan.net/article/1751590024752664578/db95922273c71a638ae561ce25628d60.webp) ![在这里插入图片描述](https://file.jishuzhan.net/article/1751590024752664578/539ce7f6727466dd326aa94caa9933b1.webp) 经过在线debug发现如下INT_Init中一直在等待某一个irq完成,目前还不清楚这个irq在上电时一直触发的原因,如果不修改如上,按下K_UP键也可以继续往下运行 修改控制D3的闪烁频率,可以修改循环中的delay值,单位ms ![在这里插入图片描述](https://file.jishuzhan.net/article/1751590024752664578/56d8eadceebea04e78ef759681abf11b.webp)

相关推荐
GateWorld8 小时前
深入浅出IIC协议 - 从总线原理到FPGA实战开发 -- 第一篇:I2C总线协议深度解剖
fpga开发·开源协议
爱学习的张哥9 小时前
UDP--DDR--SFP,FPGA实现之模块梳理及AXI读写DDR读写上板测试
单片机·fpga开发·udp·axi·ddr
白杨树田13 小时前
【EDA软件】【联合Modelsim仿真使用方法】
fpga开发
搬砖的小码农_Sky14 小时前
FPGA: XILINX Kintex 7系列器件的架构
fpga开发·架构·硬件架构
搬砖的小码农_Sky18 小时前
FPGA:如何提高RTL编码能力?
fpga开发·硬件架构
晶台光耦18 小时前
高速光耦在通信行业的应用(五) | 5Mbps通信光耦的特性
fpga开发
梓仁沐白1 天前
Verilog HDL 语言整理
fpga开发
FPGA_ADDA1 天前
基于PXIE 总线架构的Kintex UltraScale 系列FPGA 高性能数据预处理板卡
fpga开发·pxie总线·ku060·ku115
搬砖的小码农_Sky1 天前
FPGA:Lattice的FPGA产品线以及器件选型建议
嵌入式硬件·fpga开发·硬件架构·硬件工程
超能力MAX2 天前
ZYNQ-AXI4 DDR读写测试
fpga开发