国产FPGA(AG32VF407 AGRV2K)LED程序控制D3闪烁

视频讲解

AG32VF407\]国产MCU+FPGA LED程序控制D3闪烁及演示 ### 实验过程 本次测试用的源文件为E:\\tech\\AGM-AG32VF\\sdk-release\\AgRV_pio\\platforms\\AgRV\\examples\\example\\src\\example.c 原理图中查看D3 LED对应控制的pin脚 ![在这里插入图片描述](https://file.jishuzhan.net/article/1751590024752664578/cc65cf4d4106242b498c69ced18f4e0a.webp) ![在这里插入图片描述](https://file.jishuzhan.net/article/1751590024752664578/315dd28b85c37b8bf1eefe8b85c9c52d.webp) 修改platformio.ini中的ve为407![在这里插入图片描述](https://file.jishuzhan.net/article/1751590024752664578/6de3a6df728e76495da3244024f7feae.webp) 在exampel.c中增加如下代码 #define LED_D3_GPIO GPIO4 #define LED_D3_GPIO_BITS (1 << 3) SYS_EnableAPBClock(APB_MASK_GPIO4); GPIO_SetOutput(LED_D3_GPIO, LED_D3_GPIO_BITS); GPIO_SetHigh(LED_D3_GPIO, LED_D3_GPIO_BITS); int counter = 0; while (1) { UTIL_IdleMs(100); GPIO_Toggle(LED_D3_GPIO, LED_D3_GPIO_BITS); } 重新编译,再烧录upload程序,但发现D3或者没有一个灯是亮的,这时候无论时RST还是重新上电,都没有任何反应![在这里插入图片描述](https://file.jishuzhan.net/article/1751590024752664578/db95922273c71a638ae561ce25628d60.webp) ![在这里插入图片描述](https://file.jishuzhan.net/article/1751590024752664578/539ce7f6727466dd326aa94caa9933b1.webp) 经过在线debug发现如下INT_Init中一直在等待某一个irq完成,目前还不清楚这个irq在上电时一直触发的原因,如果不修改如上,按下K_UP键也可以继续往下运行 修改控制D3的闪烁频率,可以修改循环中的delay值,单位ms ![在这里插入图片描述](https://file.jishuzhan.net/article/1751590024752664578/56d8eadceebea04e78ef759681abf11b.webp)

相关推荐
碎碎思15 小时前
当 FPGA 遇见怀旧计算:486 与 Atari ST 的硬件级重生
fpga开发
数字芯片实验室16 小时前
怎么定义芯片上的异步时钟?
单片机·嵌入式硬件·fpga开发
unicrom_深圳市由你创科技18 小时前
基于ARM+DSP+FPGA异构计算架构的高速ADC采集卡定制方案
arm开发·fpga开发
北京青翼科技19 小时前
高速采集卡丨AD 采集丨 多通道数据采集卡丨高速数据采集系统丨青翼科技FMC 子卡
图像处理·人工智能·fpga开发·信号处理·智能硬件
北京青翼科技1 天前
PCIe接口-高速模拟采集—高性能计算卡-青翼科技高品质军工级数据采集板-打造专业工业核心板
图像处理·人工智能·fpga开发·信号处理·智能硬件
dadaobusi2 天前
verilog重音符号
fpga开发
s09071362 天前
Xilinx FPGA ISERDES 使用详细介绍
fpga开发·xilinx·ddr·iserdes
虹科智能自动化2 天前
虹科分享 | SocTek IP Cores:FPGA高端网络与时间同步解决方案
fpga开发·ip核·tsn时间敏感网络
秋风战士2 天前
无线通信算法之340:信道均衡除法定标讨论
算法·fpga开发·信息与通信
FPGA小迷弟2 天前
基于FPGA实现HDMI接口,选型/核心技术
学习·fpga开发·verilog·fpga·modelsim