Vivado-IP核

Vivado-IP核

主程序

cpp 复制代码
`timescale 1ns / 1ps
//

//

module ip_clk_wiz(
    input sys_clk,
    input sys_rst_n,
    output clk_out1,
    output clk_out2,
    output clk_out3,
    output clk_out4,
    output locked
    );
     
clk_wiz_0 instance_name
   (
    // Clock out ports
    .clk_out1(clk_out1),     // output clk_out1
    .clk_out2(clk_out2),     // output clk_out2
    .clk_out3(clk_out3),     // output clk_out3
    .clk_out4(clk_out4),     // output clk_out4
    // Status and control signals
    .reset(sys_rst_n), // input reset
    .locked(locked),       // output locked
   // Clock in ports
    .clk_in1(sys_clk));      // input clk_in1 

endmodule

仿真代码

cpp 复制代码
`timescale 1ns / 1ps
//

//
module tb_ip_clk_wiz();

    reg sys_clk   ;
    reg sys_rst_n ;
    wire clk_100M          ;
    wire clk_100M_180de    ;
    wire clk_50M           ;
    wire clk_25M           ;
    wire locked;
    
initial begin
    sys_clk=1'b0;
    sys_rst_n=1'b1;
    #200
    sys_rst_n=1'b0;
end

    always #10 sys_clk=~sys_clk;
    ip_clk_wiz ip_clk_wiz_u(
    .sys_clk(sys_clk),
    .sys_rst_n(sys_rst_n),
    .clk_out1(clk_100M),
    .clk_out2(clk_100M_180de),
    .clk_out3(clk_50M),
    .clk_out4(clk_25M),
    .locked(locked)
    );
endmodule

结果

相关推荐
上理考研周导师5 小时前
第二章 虚拟仪器及其构成原理
fpga开发
FPGA技术实战7 小时前
《探索Zynq MPSoC》学习笔记(二)
fpga开发·mpsoc
bigbig猩猩17 小时前
FPGA(现场可编程门阵列)的时序分析
fpga开发
Terasic友晶科技1 天前
第2篇 使用Intel FPGA Monitor Program创建基于ARM处理器的汇编或C语言工程<二>
fpga开发·汇编语言和c语言
码农阿豪1 天前
基于Zynq FPGA对雷龙SD NAND的测试
fpga开发·sd nand·spi nand·spi nand flash·工业级tf卡·嵌入式tf卡
江山如画,佳人北望1 天前
EDA技术简介
fpga开发
淘晶驰AK1 天前
电子设计竞赛准备经历分享
嵌入式硬件·fpga开发
最好有梦想~1 天前
FPGA时序分析和约束学习笔记(4、IO传输模型)
笔记·学习·fpga开发
檀越剑指大厂1 天前
【基于Zynq FPGA对雷龙SD NAND的测试】
fpga开发