【INTEL(ALTERA)】错误 (112002): 无法以 身份启动命令行“quartus_ipgenerate”6

说明

由于 Windows* 操作系统的限制,当您的 英特尔® Quartus® Prime Pro Edition 软件项目目录的路径长度超过 260 个字符时,您可能会看到此错误消息。


解决方法

要变通解决此问题,请执行以下操作之一

  1. 新的驱动器号 映射到路径中的较低目录,以缩短路径长度。共享网络路径可以映射为 Windows 操作系统上的驱动器。
    例如净 使用Z:C:\longpath_start_here\projects_names_that_are_extremely_long\platform_validation_test_for_long_path_support<...>
    此变通办法仅适用于共享网络路径,例如 \ \<url>\\
  2. 使用 subst 命令。 可以在脚本中使用 subst 命令将路径的某些部分与虚拟驱动器号动态关联。
    例如 subst Z: C:\longpath_start_here\projects_names_that_are_extremely_long\platform_validation_test_for_long_path_support<...>
  3. 在项目目录结构中使用较短的路径名
  4. 使用 更短的 IP 组件名称

英特尔® Quartus® Prime Pro Edition 软件的未来版本计划针对此 Windows* 操作系统限制提供更好的警告和错误消息。

相关推荐
fei_sun2 小时前
【Verilog】第一章作业
fpga开发·verilog
深圳市雷龙发展有限公司longsto2 小时前
基于FPGA(现场可编程门阵列)的SD NAND图片显示系统是一个复杂的项目,它涉及硬件设计、FPGA编程、SD卡接口、NAND闪存控制以及图像显示等多个方面
fpga开发
9527华安7 小时前
FPGA实现PCIE3.0视频采集转10G万兆UDP网络输出,基于XDMA+GTH架构,提供工程源码和技术支持
网络·fpga开发·udp·音视频·xdma·pcie3.0·万兆网
able陈7 小时前
为什么verilog中递归函数需要定义为automatic?
fpga开发
fei_sun7 小时前
【Verilog】第二章作业
fpga开发·verilog
碎碎思8 小时前
如何使用 Vivado 从源码构建 Infinite-ISP FPGA 项目
fpga开发·接口隔离原则
江山如画,佳人北望10 小时前
fpga-状态机的设计及应用
fpga开发
晓晓暮雨潇潇12 小时前
Xilinx IP核(3)XADC IP核
fpga开发·vivado·xadc·ip核
CWNULT12 小时前
AMD(Xilinx) FPGA配置Flash大小选择
fpga开发
碎碎思1 天前
很能体现FPGA硬件思维的一道面试题
fpga开发