【INTEL(ALTERA)】错误 (112002): 无法以 身份启动命令行“quartus_ipgenerate”6

说明

由于 Windows* 操作系统的限制,当您的 英特尔® Quartus® Prime Pro Edition 软件项目目录的路径长度超过 260 个字符时,您可能会看到此错误消息。


解决方法

要变通解决此问题,请执行以下操作之一

  1. 新的驱动器号 映射到路径中的较低目录,以缩短路径长度。共享网络路径可以映射为 Windows 操作系统上的驱动器。
    例如净 使用Z:C:\longpath_start_here\projects_names_that_are_extremely_long\platform_validation_test_for_long_path_support<...>
    此变通办法仅适用于共享网络路径,例如 \ \<url>\\
  2. 使用 subst 命令。 可以在脚本中使用 subst 命令将路径的某些部分与虚拟驱动器号动态关联。
    例如 subst Z: C:\longpath_start_here\projects_names_that_are_extremely_long\platform_validation_test_for_long_path_support<...>
  3. 在项目目录结构中使用较短的路径名
  4. 使用 更短的 IP 组件名称

英特尔® Quartus® Prime Pro Edition 软件的未来版本计划针对此 Windows* 操作系统限制提供更好的警告和错误消息。

相关推荐
最遥远的瞬间6 小时前
四、Xilinux在线调试方法和XADC的使用
fpga开发
tobias.b13 小时前
408真题解析-2010-12-计组-程序执行时间
单片机·嵌入式硬件·fpga开发·计算机考研·408真题解析
洋洋Young19 小时前
【Xilinx FPGA】7 Series 收发器架构与时钟设计
fpga开发·xilinx
unicrom_深圳市由你创科技20 小时前
XDMA 技术及在 Windows 平台的应用实践
fpga开发
s09071361 天前
【Agent】Claude code辅助verilog编程
fpga开发
3有青年2 天前
altera fpga agilex 5 连接到HVIO BANK上的参考时钟,是否可以作为HSIO BANK内部IOPLL的输入时钟
fpga开发
FPGA_ADDA2 天前
基于ZU47DR 的高性能射频卡
fpga开发
ooo-p2 天前
FPGA学习篇——Verilog学习之“流水灯”
学习·fpga开发
FPGA小c鸡2 天前
【FPGA视频处理】帧缓冲设计完全指南:从单缓冲到三缓冲的深度解析与实战应用
fpga开发·音视频
hexiaoyan8272 天前
【无标题】高速信号处理设计原理图:413-基于双XCVU9P+C6678的100G光纤加速卡
fpga开发·高速信号处理·光纤加速·xcvu9p芯片·硬件加速卡