【INTEL(ALTERA)】错误 (112002): 无法以 身份启动命令行“quartus_ipgenerate”6

说明

由于 Windows* 操作系统的限制,当您的 英特尔® Quartus® Prime Pro Edition 软件项目目录的路径长度超过 260 个字符时,您可能会看到此错误消息。


解决方法

要变通解决此问题,请执行以下操作之一

  1. 新的驱动器号 映射到路径中的较低目录,以缩短路径长度。共享网络路径可以映射为 Windows 操作系统上的驱动器。
    例如净 使用Z:C:\longpath_start_here\projects_names_that_are_extremely_long\platform_validation_test_for_long_path_support<...>
    此变通办法仅适用于共享网络路径,例如 \ \<url>\\
  2. 使用 subst 命令。 可以在脚本中使用 subst 命令将路径的某些部分与虚拟驱动器号动态关联。
    例如 subst Z: C:\longpath_start_here\projects_names_that_are_extremely_long\platform_validation_test_for_long_path_support<...>
  3. 在项目目录结构中使用较短的路径名
  4. 使用 更短的 IP 组件名称

英特尔® Quartus® Prime Pro Edition 软件的未来版本计划针对此 Windows* 操作系统限制提供更好的警告和错误消息。

相关推荐
奋斗的牛马21 小时前
FPGA—ZYNQ学习GPIO-EMIO,MIO,AXIGPIO(五)
单片机·嵌入式硬件·学习·fpga开发·信息与通信
FPGA_ADDA1 天前
基于VU13P的6U VPX 载板
fpga开发·信号处理·xcvu13p
KOAN凯擎小妹2 天前
晶振信号质量:上升下降时间与占空比
单片机·嵌入式硬件·fpga开发·信息与通信
cmc10282 天前
148.PCIE参考时钟无法绑定
fpga开发
我爱C编程2 天前
【硬件片内测试】基于FPGA的完整BPSK链路测试,含频偏锁定,帧同步,定时点,Viterbi译码,信道,误码统计
fpga开发·定时·bpsk·帧同步·卷积编码·维特比译码·频偏估计
FPGA_小田老师2 天前
FPGA基础知识(十一):时序约束参数确定--从迷茫到精通
fpga开发·时序约束·建立时间·保持时间·约束参数计算
FPGA_小田老师2 天前
FPGA基础知识(十二):详解跨时钟域约束
fpga开发·时序约束·跨时钟域·约束完整性
第二层皮-合肥2 天前
基于FPGA的雷达信号处理设计工具包分享
fpga开发·信号处理
美好的事情总会发生3 天前
FPGA的LVDS接口电压
嵌入式硬件·fpga开发·硬件工程·智能硬件
卡奥斯开源社区官方3 天前
量子计算“平价革命”深度解析:AMD破局FPGA方案+中国千比特云服务,技术拐点已至?
fpga开发·量子计算