RV64 - 64位地址指令

RV64 - 64位地址指令

  • [1 RV64G介绍](#1 RV64G介绍)
  • [2 RV64G增加的指令](#2 RV64G增加的指令)

本文属于《 RISC-V指令集基础系列教程》之一,欢迎查看其它文章。

1 RV64G介绍

RV32I + RV32M + RV32A + RV32F + RV32D = RV32G,那么RV32G 指令的64 位版本 -- RV64G 指令,其示意图,如下(图9.1 至9.4)所示:



灰色部分是将操作扩展到64 位寄存器的旧RV32指令,而深(红)色部分是RV64的新指令。

由图可见,将RISC-V 扩展为64 位只需加入少数指令:32 位指令的字(word)、双字(doubleword)和长字(long)版本,并将包括PC 的所有寄存器扩展为64 位。因此,RV64I 中sub指令的操作数是两个64 位数,而非RV32I 中的32 位数。RV64 和RV32 很接近,但实际上是不同的ISA:RV64 增加少量指令,基础指令的行为也稍有不同。

尽管RV64I 的地址和默认数据大小均为64 位,32 位字仍是程序中的有效数据类型。因此,像RV32I 需要支持字节和半字操作一样,RV64I 也需要支持字操作。

2 RV64G增加的指令

RV64I增加的指令,如下所示:

RV64M增加的指令,如下所示:

RV64A增加的指令,如下所示:

RV64F增加的指令,如下所示:

RV64D增加的指令,如下所示:

本文中的这些指令较多,具体指令详细含义,见RISC-V指令手册,不再赘述。

相关推荐
国科安芯2 天前
IAR全面支持国科环宇AS32X系列RISC-V车规MCU
人工智能·单片机·mcu·risc-v
红叶落水2 天前
RISC-V开发 linux下GCC编译自定义指令流程笔记
risc-v
电子科技圈3 天前
智权半导体/SmartDV力助高速发展的中国RISC-V CPU IP厂商走上高质量发展之道
嵌入式硬件·mcu·risc-v
代吗喽6 天前
深入解析 RISC-V 递归函数的栈使用:以阶乘函数为例
risc-v·计算机组成
KGback10 天前
【论文解析】基于开源 Matrix 指令集扩展(矢量点积)的高性能 RISC-V 处理器“香山”(nanhu 版本)的 LLM 加速的研究
fpga开发·risc-v
思尔芯S2C10 天前
What is RISC-V?
fpga开发·soc·risc-v·eda·fpga原型验证·prototyping·verification
百里杨16 天前
RISC-V交叉编译器下载
risc-v·下载·交叉编译器
ERIC-ZI16 天前
[ IDE ] SEGGER Embedded Studio for RISC-V
risc-v
码尔泰21 天前
CISC 和 RISC 架构的对比
架构·risc-v·cisc·risc
RT-Thread物联网操作系统1 个月前
睿赛德科技携手先楫共创RISC-V生态|RT-Thread EtherCAT主从站方案大放异彩
大数据·人工智能·科技·物联网·risc-v