使用DSP48乘法器IP生成乘法器multer_27_8_35,行为仿真中,乘法结果返回时间不同

使用Vivido中的乘法器IP,生成乘法器multer_27_8_35,

输入A位宽为27

输入B位宽为8

输出P位宽为35

发现返回数据的时序与时钟上升沿不严格对齐,具体代码如下:

cpp 复制代码
    multer_27_8_35 cnv1_Mulm0 (
        .CLK(w_clk),  // input wire CLK
        .A(fea_add_bias),      // input wire [26 : 0] A
        .B(m0),      // input wire [7 : 0] B
        .P(mul_m0)      // output wire [34 : 0] P
    );
    //  stage3 移位降低位宽 进行relu激活
    assign  shift_mul = mul_m0[21:14]   ;
cpp 复制代码
输入 fea_add_bias 的仿真结果
cpp 复制代码
输入 m0 的仿真结果
cpp 复制代码
输出 mul_m0 的仿真结果
cpp 复制代码
输出 mul_m0 的仿真结果
cpp 复制代码
猜测原因:是由于multer_27_8_35使用的两个DSP48乘法器,返回数据的时间不同

解决方法:

cpp 复制代码
将 
assign  shift_mul = mul_m0[21:14]   ; 
修改为时序逻辑
always @(posedge w_clk or negedge nw_rst) begin
   if (!nw_rst) begin                                 
       shift_mul       <=     8'b0  ;
   end
   else begin
       shift_mul       <=      mul_m0[21:14]   ;
   end
end

修改后仿真结果

相关推荐
风_峰2 天前
Ubuntu Linux SD卡分区操作
嵌入式硬件·ubuntu·fpga开发
FPGA_Linuxer2 天前
FPGA 40 DAC线缆和光模块带光纤实现40G UDP差异
网络协议·fpga开发·udp
风_峰3 天前
Petalinux相关配置——ZYNQ通过eMMC启动
嵌入式硬件·ubuntu·fpga开发
风_峰3 天前
【ZYNQ开发篇】Petalinux和电脑端的静态ip地址配置
网络·嵌入式硬件·tcp/ip·ubuntu·fpga开发
碎碎思3 天前
一块板子,玩转 HDMI、USB、FPGA ——聊聊开源项目 HDMI2USB-Numato-Opsis
fpga开发
ooo-p3 天前
FPGA学习篇——Verilog学习Led灯的实现
学习·fpga开发
嵌入式-老费3 天前
Zynq开发实践(FPGA之选择开发板)
fpga开发
风_峰3 天前
PuTTY软件访问ZYNQ板卡的Linux系统
linux·服务器·嵌入式硬件·fpga开发
电子凉冰4 天前
FPGA入门-状态机
fpga开发
Aczone284 天前
硬件(十)IMX6ULL 中断与时钟配置
arm开发·单片机·嵌入式硬件·fpga开发