使用DSP48乘法器IP生成乘法器multer_27_8_35,行为仿真中,乘法结果返回时间不同

使用Vivido中的乘法器IP,生成乘法器multer_27_8_35,

输入A位宽为27

输入B位宽为8

输出P位宽为35

发现返回数据的时序与时钟上升沿不严格对齐,具体代码如下:

cpp 复制代码
    multer_27_8_35 cnv1_Mulm0 (
        .CLK(w_clk),  // input wire CLK
        .A(fea_add_bias),      // input wire [26 : 0] A
        .B(m0),      // input wire [7 : 0] B
        .P(mul_m0)      // output wire [34 : 0] P
    );
    //  stage3 移位降低位宽 进行relu激活
    assign  shift_mul = mul_m0[21:14]   ;
cpp 复制代码
输入 fea_add_bias 的仿真结果
cpp 复制代码
输入 m0 的仿真结果
cpp 复制代码
输出 mul_m0 的仿真结果
cpp 复制代码
输出 mul_m0 的仿真结果
cpp 复制代码
猜测原因:是由于multer_27_8_35使用的两个DSP48乘法器,返回数据的时间不同

解决方法:

cpp 复制代码
将 
assign  shift_mul = mul_m0[21:14]   ; 
修改为时序逻辑
always @(posedge w_clk or negedge nw_rst) begin
   if (!nw_rst) begin                                 
       shift_mul       <=     8'b0  ;
   end
   else begin
       shift_mul       <=      mul_m0[21:14]   ;
   end
end

修改后仿真结果

相关推荐
热爱学习地派大星5 小时前
FPGA矩阵算法实现
fpga开发
热爱学习地派大星9 小时前
Xilinx FPGA功耗评估
fpga开发·verilog·vivado·fpga功耗·xpe
搬砖的小码农_Sky13 小时前
XILINX Ultrascale+ Kintex系列FPGA的架构
fpga开发·架构
XvnNing14 小时前
【Verilog硬件语言学习笔记4】FPGA串口通信
笔记·学习·fpga开发
千宇宙航15 小时前
闲庭信步使用SV搭建图像测试平台:第二十七课——图像的腐蚀
图像处理·计算机视觉·fpga开发
尤老师FPGA10 天前
使用DDR4控制器实现多通道数据读写(十六)
fpga开发·ddr4
HX科技11 天前
STM32给FPGA的外挂FLASH进行升级
stm32·嵌入式硬件·fpga开发·flash·fpga升级
sz66cm11 天前
FPGA基础 -- Verilog 驱动强度(drive strength)与电荷强度(charge strength)
fpga开发
海涛高软11 天前
FPGA深度和突发长度计算
fpga开发
hahaha601611 天前
vivado使用非自带的第三方编辑器
fpga开发