京微齐力FPGA联合modelsim仿真操作

一.使用工具仿真

使用FUXI关联modelsim直接仿真,这种操作一般是在纯逻辑代码,没有IP核时,使用最为方便,但是如果有IP,这种操作方法容易报错,所以做仿真之前做好选择

打开FUXI工程,在Tools中选择options选项

添加modelsim仿真工具的路径,然后添加仿真代码

选择Flow中的RTL仿真,调用modelsim仿真

二.使用脚本仿真

使用脚本仿真,需要四个文件:files.f文件,run_sim.bat文件,start.do文件,仿真testbench代码

下面一一介绍哦

1.files.f文件 这里面的路径是我的电脑的路径,操作时需要更换为自己的路径

添加仿真库文件,RTL源代码

复制代码
D:/Fuxi/2025-03-28-win64-rel-99/data/lib/p0_sim.v
../src/ip/pll_v1.v
../src/ip/por_v1_1.v
../src/ip/oscillator_v1.v
../src/ip/emb_v1.v
../src/top.v

2.start.do文件 : 汇总编译,设置波形的命令,其中第三步里面的lblock需要更换为自己的tb名.第四步里面的tb_top同样是举例子,需要更换为你自己的tb名

复制代码
#Step 1: Create and Map the work lib
vlib work
vmap work work
 
 
#Step 2: Compile all the files
vlog -64 -sv +acc -incr +define+SIM -timescale 1ns/1ns -work work -f files.f -l rtl.log
 
 
#Step 3: Start the simulator, log all waveforms, load wave file and run
vsim -voptargs="+acc" -sva +define+SIM -c work.lblock -l sim.log -wlfdeleteonquit
 
 
#Step4: No need to add waveform signals in advance, like VCS, you can directly pull the signal to view the waveform. But it will consume computer storage space.
log -r /tb_top/*
 
 
#Step 5: Set the window types
view wave
view structure
view signals

3.run_sim.bat文件 操作时,双击run_sim.bat文件,调用start.do文件进行仿真

复制代码
echo pause  
 
 
::删除Modelsim生成的相关文件
RD work /s /q
DEL transcript vsim.wlf /q
 
 
vsim -do start.do 
pause

然后你就可以看到modelsim启动,看到美丽的波形,帮助你进行调试

Modelsim TCL 常用的命令在下一篇文章中写出,点个关注不迷路

相关推荐
坏孩子的诺亚方舟3 天前
FPGA系统架构设计实践15_高云Arora V系列时钟体系
fpga开发·系统架构
FPGA小徐3 天前
入门 CNN 结构全解析|从流程图理论到 FPGA Verilog 硬件实现(含习题带讲解)
fpga开发
广州智造3 天前
如何在HyperMesh运行Python脚本及查找Python API帮助
python·仿真·cae·hypermesh·optistruct
FPGA小徐3 天前
FPGA 数字信号处理:并行 FIR 与串行滤波器设计原理、对比与完整 Verilog 实现
fpga开发
Saniffer_SH4 天前
【高清视频】Gen6 服务器还没到,Gen6 SSD 怎么测?Emily 现场演示三种测试环境
人工智能·驱动开发·测试工具·缓存·fpga开发·计算机外设·压力测试
zlinear数据采集卡4 天前
双核架构深度解析:ARM+FPGA如何让数据采集卡实现500Ksps高性能?
arm开发·fpga开发·架构
徕卡4 天前
GT收发器
fpga·gt
9527华安4 天前
FPGA实现GTH Transceivers Wizard传输2路视频,基于aurora 8b10b编解码架构,提供4套工程源码和技术支持
fpga开发·gth·aurora 8b10b·transceivers
FPGA小徐5 天前
FPGA 数字信号处理(二):并行 FIR 滤波器的 Verilog 全流程设计与实现
fpga开发
国科安芯5 天前
基于AS32S601ZIT2型抗辐照MCU的商业航天卫星姿态确定与控制系统研究
单片机·嵌入式硬件·安全·fpga开发·架构·risc-v