京微齐力FPGA联合modelsim仿真操作

一.使用工具仿真

使用FUXI关联modelsim直接仿真,这种操作一般是在纯逻辑代码,没有IP核时,使用最为方便,但是如果有IP,这种操作方法容易报错,所以做仿真之前做好选择

打开FUXI工程,在Tools中选择options选项

添加modelsim仿真工具的路径,然后添加仿真代码

选择Flow中的RTL仿真,调用modelsim仿真

二.使用脚本仿真

使用脚本仿真,需要四个文件:files.f文件,run_sim.bat文件,start.do文件,仿真testbench代码

下面一一介绍哦

1.files.f文件 这里面的路径是我的电脑的路径,操作时需要更换为自己的路径

添加仿真库文件,RTL源代码

复制代码
D:/Fuxi/2025-03-28-win64-rel-99/data/lib/p0_sim.v
../src/ip/pll_v1.v
../src/ip/por_v1_1.v
../src/ip/oscillator_v1.v
../src/ip/emb_v1.v
../src/top.v

2.start.do文件 : 汇总编译,设置波形的命令,其中第三步里面的lblock需要更换为自己的tb名.第四步里面的tb_top同样是举例子,需要更换为你自己的tb名

复制代码
#Step 1: Create and Map the work lib
vlib work
vmap work work
 
 
#Step 2: Compile all the files
vlog -64 -sv +acc -incr +define+SIM -timescale 1ns/1ns -work work -f files.f -l rtl.log
 
 
#Step 3: Start the simulator, log all waveforms, load wave file and run
vsim -voptargs="+acc" -sva +define+SIM -c work.lblock -l sim.log -wlfdeleteonquit
 
 
#Step4: No need to add waveform signals in advance, like VCS, you can directly pull the signal to view the waveform. But it will consume computer storage space.
log -r /tb_top/*
 
 
#Step 5: Set the window types
view wave
view structure
view signals

3.run_sim.bat文件 操作时,双击run_sim.bat文件,调用start.do文件进行仿真

复制代码
echo pause  
 
 
::删除Modelsim生成的相关文件
RD work /s /q
DEL transcript vsim.wlf /q
 
 
vsim -do start.do 
pause

然后你就可以看到modelsim启动,看到美丽的波形,帮助你进行调试

Modelsim TCL 常用的命令在下一篇文章中写出,点个关注不迷路

相关推荐
FPGA小迷弟17 小时前
FPGA开发Vivado Block Design/Vitis/SDK/xlinx/开发教程,保姆级别,一看就会!
网络协议·tcp/ip·fpga开发·verilog·fpga
FPGA小迷弟18 小时前
基于FPGA实现智能网卡的概念,什么是智能网卡
网络协议·tcp/ip·fpga开发·verilog·fpga
好焊孙辉20 小时前
螺柱焊机哪家质量好
python·fpga开发
XMAIPC_Robot1 天前
基于 i.MX95 平台在新一代工业控制器中的应用 — 工业车载平板、半导体设备主控方案解析
arm开发·人工智能·机器学习·fpga开发·rk3588+fpga·i.mx95
szxinmai主板定制专家1 天前
基于 AM62x + Artix-7 的低功耗 ARM+FPGA 平台在轨道交通车门控制中的应用
arm开发·人工智能·fpga开发·zynq·am62x
幻智星科技1 天前
我砍掉了FPGA里的ARM核项目反而提前交付了
arm开发·网络协议·fpga开发·硬件架构
逐光者9331 天前
Verilog 三段式状态机:原理、模板与实战
fpga开发
XMAIPC_Robot1 天前
NXP i.MX95 + FPGA 异构计算平台 — 工业多域融合 AI 加速嵌入式控制解决方案
人工智能·分布式·fpga开发·能源·rk3576+fpga
hi冻鱼1 天前
PCIe + DDR架构(一):实测——块长从4 KiB 换 1 MiB,带宽从133 MB/s 涨到 3179 MB/s
性能测试·fpga·pcie·mig·xdma·1024程序员节·ddr3
FPGA小迷弟2 天前
用 Claude Code 重构遗留系统:从评估到落地的完整指南
fpga开发·dsp开发·fpga·1024程序员节·sdr·无线电