认识DDR3

DDR:双倍速率同步动态随机存储器,特点为掉电无法保持数据,时钟上升沿和下降沿都会传输数据,突发长度伪8,

它的存储方式可以通过行地址,列地址,和bank数来确定,

DDR的容量为:行数×列数×bank数×存储容量,存储容量一般为16bit,4bit,2bit

通过DDR的命名方式,可以得到端口位宽,最大时钟频率,传输数据带宽,

设计fpga的时候,需要用到一个MIG IP核,MIG 与外部DDR可以自动连接读取数据,所以在设计的时候,只要设计用户端与MIG之间的时序逻辑,值得注意的是,用户频率和DDR3的芯片工作频率一般为1:4/1:2,当DDR3的时钟频率为800M的时候,用户clk的时钟频率为200M

MIG有两个时钟,分别为系统时钟和参考时钟,系统时钟通过倍频输送到DDR端,同时通过PLL倍频,输送到用户端当作用户时钟

相关推荐
技术小白爱FPGA9 小时前
zynq7000- linux平台 PS读写PL测试
linux·fpga开发
Z22ZHaoGGGG9 小时前
verilog中数据跨时钟处理方法
单片机·嵌入式硬件·fpga开发·自动化
FPGA_小田老师10 小时前
FPGA基础知识(十):深入理解建立时间与保持时间违例
fpga开发·时序约束·建立时间违例·保持时间违例
贝塔实验室12 小时前
LDPC 码的度分布
线性代数·算法·数学建模·fpga开发·硬件工程·信息与通信·信号处理
javajenius1 天前
Quartus II下载安装教程Quartus II 18保姆级安装步骤(附安装包)
其他·fpga开发
颜子鱼1 天前
FPGA中复位信号的省略
fpga开发
cycf1 天前
面向模块的综合技术之过约束(十)
fpga开发
颜子鱼1 天前
FPGA-状态机架构
fpga开发
颜子鱼1 天前
FPGA-状态机
fpga开发
GateWorld1 天前
FPGA设计中的“幽灵信号:一条走线,两种命运——浅析路径延迟导致的逻辑错误
fpga开发