认识DDR3

DDR:双倍速率同步动态随机存储器,特点为掉电无法保持数据,时钟上升沿和下降沿都会传输数据,突发长度伪8,

它的存储方式可以通过行地址,列地址,和bank数来确定,

DDR的容量为:行数×列数×bank数×存储容量,存储容量一般为16bit,4bit,2bit

通过DDR的命名方式,可以得到端口位宽,最大时钟频率,传输数据带宽,

设计fpga的时候,需要用到一个MIG IP核,MIG 与外部DDR可以自动连接读取数据,所以在设计的时候,只要设计用户端与MIG之间的时序逻辑,值得注意的是,用户频率和DDR3的芯片工作频率一般为1:4/1:2,当DDR3的时钟频率为800M的时候,用户clk的时钟频率为200M

MIG有两个时钟,分别为系统时钟和参考时钟,系统时钟通过倍频输送到DDR端,同时通过PLL倍频,输送到用户端当作用户时钟

相关推荐
北城笑笑6 小时前
FPGA 14 ,硬件开发板分类详解,FPGA开发板与普通开发板烧录的区别
fpga开发·fpga
2202_754421546 小时前
一个计算频率的模块
驱动开发·fpga开发
小灰灰的FPGA7 小时前
低速接口项目之串口Uart开发(七)——如何在FPGA项目中实现自适应波特率串口功能
fpga开发
fei_sun1 天前
【Verilog】第一章作业
fpga开发·verilog
深圳市雷龙发展有限公司longsto1 天前
基于FPGA(现场可编程门阵列)的SD NAND图片显示系统是一个复杂的项目,它涉及硬件设计、FPGA编程、SD卡接口、NAND闪存控制以及图像显示等多个方面
fpga开发
9527华安1 天前
FPGA实现PCIE3.0视频采集转10G万兆UDP网络输出,基于XDMA+GTH架构,提供工程源码和技术支持
网络·fpga开发·udp·音视频·xdma·pcie3.0·万兆网
able陈1 天前
为什么verilog中递归函数需要定义为automatic?
fpga开发
fei_sun1 天前
【Verilog】第二章作业
fpga开发·verilog
碎碎思1 天前
如何使用 Vivado 从源码构建 Infinite-ISP FPGA 项目
fpga开发·接口隔离原则
江山如画,佳人北望1 天前
fpga-状态机的设计及应用
fpga开发