DDR:双倍速率同步动态随机存储器,特点为掉电无法保持数据,时钟上升沿和下降沿都会传输数据,突发长度伪8,
它的存储方式可以通过行地址,列地址,和bank数来确定,
DDR的容量为:行数×列数×bank数×存储容量,存储容量一般为16bit,4bit,2bit
通过DDR的命名方式,可以得到端口位宽,最大时钟频率,传输数据带宽,
设计fpga的时候,需要用到一个MIG IP核,MIG 与外部DDR可以自动连接读取数据,所以在设计的时候,只要设计用户端与MIG之间的时序逻辑,值得注意的是,用户频率和DDR3的芯片工作频率一般为1:4/1:2,当DDR3的时钟频率为800M的时候,用户clk的时钟频率为200M
MIG有两个时钟,分别为系统时钟和参考时钟,系统时钟通过倍频输送到DDR端,同时通过PLL倍频,输送到用户端当作用户时钟