认识DDR3

DDR:双倍速率同步动态随机存储器,特点为掉电无法保持数据,时钟上升沿和下降沿都会传输数据,突发长度伪8,

它的存储方式可以通过行地址,列地址,和bank数来确定,

DDR的容量为:行数×列数×bank数×存储容量,存储容量一般为16bit,4bit,2bit

通过DDR的命名方式,可以得到端口位宽,最大时钟频率,传输数据带宽,

设计fpga的时候,需要用到一个MIG IP核,MIG 与外部DDR可以自动连接读取数据,所以在设计的时候,只要设计用户端与MIG之间的时序逻辑,值得注意的是,用户频率和DDR3的芯片工作频率一般为1:4/1:2,当DDR3的时钟频率为800M的时候,用户clk的时钟频率为200M

MIG有两个时钟,分别为系统时钟和参考时钟,系统时钟通过倍频输送到DDR端,同时通过PLL倍频,输送到用户端当作用户时钟

相关推荐
Eloudy10 小时前
Verilog可综合电路设计:重要语法细节指南
fpga开发
ARM+FPGA+AI工业主板定制专家10 小时前
基于ZYNQ FPGA+AI+ARM 的卷积神经网络加速器设计
人工智能·fpga开发·cnn·无人机·rk3588
szxinmai主板定制专家13 小时前
基于 ZYNQ ARM+FPGA+AI YOLOV4 的电网悬垂绝缘子缺陷检测系统的研究
arm开发·人工智能·嵌入式硬件·yolo·fpga开发
ooo-p16 小时前
FPGA学习篇——Verilog学习之计数器的实现
学习·fpga开发
bnsarocket1 天前
Verilog和FPGA的自学笔记1——FPGA
笔记·fpga开发·verilog·自学
最遥远的瞬间1 天前
一、通用的FPGA开发流程介绍
fpga开发
weixin_450907281 天前
第八章 FPGA 片内 FIFO 读写测试实验
fpga开发
cycf2 天前
以太网接口(一)
fpga开发
nnerddboy2 天前
FPGA自学笔记(正点原子ZYNQ7020):1.Vivado软件安装与点灯
笔记·fpga开发
li星野3 天前
打工人日报#20251005
笔记·程序人生·fpga开发·学习方法