认识DDR3

DDR:双倍速率同步动态随机存储器,特点为掉电无法保持数据,时钟上升沿和下降沿都会传输数据,突发长度伪8,

它的存储方式可以通过行地址,列地址,和bank数来确定,

DDR的容量为:行数×列数×bank数×存储容量,存储容量一般为16bit,4bit,2bit

通过DDR的命名方式,可以得到端口位宽,最大时钟频率,传输数据带宽,

设计fpga的时候,需要用到一个MIG IP核,MIG 与外部DDR可以自动连接读取数据,所以在设计的时候,只要设计用户端与MIG之间的时序逻辑,值得注意的是,用户频率和DDR3的芯片工作频率一般为1:4/1:2,当DDR3的时钟频率为800M的时候,用户clk的时钟频率为200M

MIG有两个时钟,分别为系统时钟和参考时钟,系统时钟通过倍频输送到DDR端,同时通过PLL倍频,输送到用户端当作用户时钟

相关推荐
apple_ttt3 小时前
SystemVerilog学习——虚拟接口(Virtual Interface)
fpga开发·fpga·systemverilog·uvm
学习路上_write13 小时前
FPGA/Verilog,Quartus环境下if-else语句和case语句RT视图对比/学习记录
单片机·嵌入式硬件·qt·学习·fpga开发·github·硬件工程
jjjxxxhhh12314 小时前
FPGA,使用场景,相比于单片机的优势
单片机·嵌入式硬件·fpga开发
诚实可靠小郎君952719 小时前
FPGA高速设计之Aurora64B/66B的应用与不足的修正
fpga开发·aurora·高速通信
百锦再19 小时前
基于Zynq FPGA对雷龙SD NAND的测试
fpga开发
∑狸猫不是猫1 天前
HDLBIts习题(4):边沿检测、分频计数器、多位BCD计数器
fpga开发
黑旋风大李逵2 天前
FPGA使用Verilog实现CAN通信
fpga开发·can通信·sja1000t·fpga实现can通信
hi942 天前
PYNQ 框架 - 中断(INTR)驱动
嵌入式硬件·fpga开发·zynq·pynq
transfer_ICer3 天前
Vscode搭建verilog开发环境
vscode·fpga开发·编辑器
沐欣工作室_lvyiyi3 天前
汽车牌照识别系统的设计与仿真(论文+源码)
人工智能·单片机·fpga开发·汽车·单片机毕业设计·matlab车牌识别