Verilog复习(二)| 时延

时延分为惯性延迟 (Inertial Delay (Gates) )和传输延迟(Transport Delay (Nets) )

示例:

verilog 复制代码
wire  #5  net_1; // 5 unit transport delay
verilog 复制代码
and #4 (z_out, x_in, y_in);  // 4 unit inertial delay
assign #3 z_out = a & b; // 3 unit inertial delay
verilog 复制代码
wire #2 z_out; // 2 unit transport delay
and #3 (z_out, x_in, y_in); // 3 for gate, 2 for wire
verilog 复制代码
wire #3 c;  // 3 unit transport delay
assign #5 c = a & b; // 5 for assign, 3 for wire

相关推荐
使一颗心免于哀伤11 小时前
《设计模式之禅》笔记摘录 - 21.状态模式
笔记·设计模式
_落纸2 天前
三大基础无源电子元件——电阻(R)、电感(L)、电容(C)
笔记
Alice-YUE2 天前
【CSS学习笔记3】css特性
前端·css·笔记·html
2303_Alpha2 天前
SpringBoot
笔记·学习
Hello_Embed3 天前
STM32HAL 快速入门(二十):UART 中断改进 —— 环形缓冲区解决数据丢失
笔记·stm32·单片机·学习·嵌入式软件
咸甜适中3 天前
rust语言 (1.88) 学习笔记:客户端和服务器端同在一个项目中
笔记·学习·rust
Grassto3 天前
RAG 从入门到放弃?丐版 demo 实战笔记(go+python)
笔记
Magnetic_h3 天前
【iOS】设计模式复习
笔记·学习·ios·设计模式·objective-c·cocoa
周周记笔记3 天前
学习笔记:第一个Python程序
笔记·学习
丑小鸭是白天鹅3 天前
Kotlin协程详细笔记之切线程和挂起函数
开发语言·笔记·kotlin