Verilog复习(二)| 时延

时延分为惯性延迟 (Inertial Delay (Gates) )和传输延迟(Transport Delay (Nets) )

示例:

verilog 复制代码
wire  #5  net_1; // 5 unit transport delay
verilog 复制代码
and #4 (z_out, x_in, y_in);  // 4 unit inertial delay
assign #3 z_out = a & b; // 3 unit inertial delay
verilog 复制代码
wire #2 z_out; // 2 unit transport delay
and #3 (z_out, x_in, y_in); // 3 for gate, 2 for wire
verilog 复制代码
wire #3 c;  // 3 unit transport delay
assign #5 c = a & b; // 5 for assign, 3 for wire

相关推荐
冰帝海岸2 小时前
01-spring security认证笔记
java·笔记·spring
小二·3 小时前
java基础面试题笔记(基础篇)
java·笔记·python
wusong9996 小时前
mongoDB回顾笔记(一)
数据库·笔记·mongodb
猫爪笔记6 小时前
前端:HTML (学习笔记)【1】
前端·笔记·学习·html
Resurgence036 小时前
【计组笔记】习题
笔记
pq113_67 小时前
ftdi_sio应用学习笔记 3 - GPIO
笔记·学习·ftdi_sio
爱米的前端小笔记8 小时前
前端八股自学笔记分享—页面布局(二)
前端·笔记·学习·面试·求职招聘
寒笙LED10 小时前
C++详细笔记(六)string库
开发语言·c++·笔记
岳不谢10 小时前
VPN技术-VPN简介学习笔记
网络·笔记·学习·华为
红色的山茶花12 小时前
YOLOv8-ultralytics-8.2.103部分代码阅读笔记-block.py
笔记·深度学习·yolo