日常·唠嗑
接上一篇文章：Litedram仿真验证（四）：AXI接口完成板级DDR3读写测试（FPGA-Artix7），完成了板级测试，没有问题。接下来就该好好研究一下控制器的结构了。
预告：接下来会着重研究一下DDR3控制器的training训练机制，有兴趣的朋友，可以关注，互相交流学习一下。
相关推荐
Eloudy5 小时前
GPUNetIO开源实现与FPGA的 RoCEv2 通信延迟实验unicrom_深圳市由你创科技15 小时前
FPGA仿真正常，上板为何出错？Eloudy2 天前
fpga-latency 指标分析与触发机制Eloudy2 天前
基于 PTP 的 FPGA→RoCE→CPU 单向延迟测量实验方案博览鸿蒙2 天前
新手怎么挑一块靠谱的FPGA开发板？FPGA小迷弟3 天前
【无标题】Eloudy4 天前
RAM Player 实验：hololink-write 开流 + RoCEv2 接收分析FPGA小迷弟4 天前
FPGA 应用技术能力的完整闭环（5-8）Eloudy4 天前
vitis 工程 ping FPGA 丢包（~50% 随机）问题分析学习FPGA的电气小兴兴4 天前
基于FPGA的CORDIC向量模式实现arctan运算，Verilog HDL实现