日常·唠嗑
接上一篇文章：Litedram仿真验证（四）：AXI接口完成板级DDR3读写测试（FPGA-Artix7），完成了板级测试，没有问题。接下来就该好好研究一下控制器的结构了。
预告：接下来会着重研究一下DDR3控制器的training训练机制，有兴趣的朋友，可以关注，互相交流学习一下。
相关推荐
XINVRY-FPGA11 天前
XCVU47P-2FSVH2892E Xilinx Virtex UltraScale+ FPGA AMD迎风打盹儿15 天前
FPGA点亮ILI9488驱动的SPI+RGB接口LCD显示屏（二）贝塔实验室24 天前
FPGA 的硬件结构贝塔实验室1 个月前
FPGA 动态重构配置流程tiantianuser1 个月前
RDMA简介5之RoCE v2队列ALINX技术博客1 个月前
【新品解读】一板多能，AXRF49 定义新一代 RFSoC FPGA 开发平台迎风打盹儿1 个月前
FPGA仿真中阻塞赋值（=）和非阻塞赋值（＜=）区别tiantianuser1 个月前
RDMA简介3之四种子协议对比XINVRY-FPGA1 个月前
XCVP1902-2MSEVSVA6865 Xilinx FPGA Versal Premium SoC/ASICXINVRY-FPGA1 个月前
XC7A200T-2FFG1156I FPGA AMD Xilinx Artix-7