-
FSM1101
module top_module (
input clk,
input reset, // Synchronous reset
input data,
output start_shifting);parameter s0 = 3'd0; parameter s1 = 3'd1; parameter s2 = 3'd2; parameter s3 = 3'd3; parameter s4 = 3'd4; reg[2:0] state; reg[2:0] next_state; always@(*) begin case(state) s0: begin if(data) next_state = s1; else next_state = s0; end s1: begin if(data) next_state = s2; else next_state = s0; end s2: begin if(data) next_state = s2; else next_state = s3; end s3: begin if(data) next_state = s4; else next_state = s0; end s4: next_state = s4; endcase end always@(posedge clk) begin if(reset) state <= s0; else state <= next_state; end assign start_shifting = (state == s4);
endmodule
Circuits--Building--FSM1101
且听风吟5672024-06-03 23:48
相关推荐
陈洪奇6 小时前
注册中心学习笔记整理兴趣使然_9 小时前
【笔记】使用 html 创建网址快捷方式aramae11 小时前
C++ -- STL -- vectorfen_fen11 小时前
学习笔记(32):matplotlib绘制简单图表-数据分布图饕餮争锋15 小时前
设计模式笔记_创建型_建造者模式萝卜青今天也要开心15 小时前
2025年上半年软件设计师考后分享XINVRY-FPGA15 小时前
XCZU47DR-2FFVG1517I Xilinx FPGA AMD ZynqUltraScale+ RFSoC吃货界的硬件攻城狮16 小时前
【STM32 学习笔记】SPI通信协议蓝染yy16 小时前
Apachelxiaoj11117 小时前
Python文件操作笔记