|-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| 基于AD916X的直流至 12 GHz 矢量信号发生器 FMC子卡 |
| |-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------| | 
一、DAC 性能指标： ● DAC 型号：AD9163。 ● 分辨率：16bits。 ● DAC 更新速率：12GSPS。 ● 6GSPS 直接 RF 频率合成。 ● 直流至 3GHz（不归零 NRZ 模式）。 ● 直流至 6GHz（2 倍 NRZ 模式）。 ● 1.5GHz 至 7.5GHz（混合模式）。 ● 可选插值 6X、8X、12X、16X、24X。 ● 数据传输：8 个 LANE JESD204B。 二、 时钟性能指标： ● DLCK 时钟由 ADF4355 产生。 ● 时钟芯片型号：AD9508 ● 支持板载时钟/外部时钟,可跳线选择 三、 其他： ● 连接器： MCX。 ● 标准 FMC 子卡，符合 VITA57.1 规范。 ● 典型功耗：5W。 ● 板卡尺寸：84.1mm X 69mm。 ● 工作温度：-40℃～+85℃。 | |
太速科技-基于AD916X的直流至 12 GHz 矢量信号发生器 FMC子卡
北京太速科技股份有限公司2024-06-21 15:19
相关推荐
Shang180989357263 小时前
T41NQ/T41N高性能低功耗SOC芯片 软硬件资料T41NQ适用于各种AIoT应用,适用于智能安防、智能家居,机器视觉等领域方案ThreeYear_s5 小时前
【FPGA+DSP系列】——MATLAB simulink仿真三相桥式全控整流电路Punchline_c11 小时前
IP核之PLL奋斗的牛马11 小时前
硬件工程师-基础知识电阻（四）amberman12 小时前
解读 PCIe Gen6 RAS9527华安1 天前
FPGA纯verilog实现 2.5G UDP协议栈，基于1G/2.5G Ethernet PCS/PMA or SGMII，提供14套工程源码和技术支持奋斗的牛马1 天前
硬件基础知识-电容（一）li星野1 天前
打工人日报#202511100基础学习者2 天前
跨时钟域处理FPGA_小田老师2 天前
Xilinx FIFO Generate IP核（8）：FIFO设计常见问题与解决方案