FPGA实验6: 有时钟使能两位十进制计数器的设计

一、实验目的与要求

1.. 熟练掌握使用原理图设计较复杂电路;

  1. 学习原理图设计中总线的表示以及使用方法。

二、实验原理

运用Quartus II 集成环境下的图形设计方法设计有时钟使能的两位十进制计数器。进行波形仿真和分析、引脚分配并下载到实验设备上进行功能测试。

三、实验内容

注意事项:如果输出端口使用总线类型,要先选定线形,线型,再画总线。总线的命名原则形如:q[7..0],表示q为一条8位宽的总线。总线中的某一根信号线用q[1]、q[2]等形式表示,线型为单根信号线。如图9-1。总线和单根信号线的命名方法都是用鼠标左键点中,当信号线变为蓝色时,直接用键盘输入信号线的名字;修改时,双击信号线名字既可以更改。注意一定不能使用图9-2中的文字输入工具进行信号线的命名!

相关推荐
青山_FPGA14 小时前
AT24CM01芯片的时序是如何进行控制的?
嵌入式硬件·fpga开发·lattice
FPGA小迷弟15 小时前
FPGA工程师面试题汇总(二)
学习·fpga开发·verilog·fpga
unicrom_深圳市由你创科技18 小时前
如何根据项目需求选型FPGA器件?逻辑单元、BRAM、DSP切片怎么看?
fpga开发
Saniffer_SH19 小时前
【高清视频】实验室搭建PCIe 6.0测试环境需要的retimer卡介绍
服务器·驱动开发·测试工具·fpga开发·计算机外设·硬件架构·压力测试
GateWorld21 小时前
FPGA内部模块PFU配置: 6输入LUT如何实现32位移位寄存器
fpga开发
FPGA小迷弟2 天前
FPGA 时序约束基础:从时钟定义到输入输出延迟的完整设置
前端·学习·fpga开发·verilog·fpga
daxi1502 天前
Verilog入门实战——第3讲:流程控制语句(if-else / case / 循环结构)
fpga开发·fpga
biubiuibiu2 天前
工业机器人编程语言详解:多样化选择与应用
fpga开发·机器人
lf2824814312 天前
04 DDS信号发生器
fpga开发
szxinmai主板定制专家2 天前
基于 STM32 + FPGA 船舶电站控制器设计与实现
arm开发·人工智能·stm32·嵌入式硬件·fpga开发·架构