FPGA实验6: 有时钟使能两位十进制计数器的设计

一、实验目的与要求

1.. 熟练掌握使用原理图设计较复杂电路;

  1. 学习原理图设计中总线的表示以及使用方法。

二、实验原理

运用Quartus II 集成环境下的图形设计方法设计有时钟使能的两位十进制计数器。进行波形仿真和分析、引脚分配并下载到实验设备上进行功能测试。

三、实验内容

注意事项:如果输出端口使用总线类型,要先选定线形,线型,再画总线。总线的命名原则形如:q[7..0],表示q为一条8位宽的总线。总线中的某一根信号线用q[1]、q[2]等形式表示,线型为单根信号线。如图9-1。总线和单根信号线的命名方法都是用鼠标左键点中,当信号线变为蓝色时,直接用键盘输入信号线的名字;修改时,双击信号线名字既可以更改。注意一定不能使用图9-2中的文字输入工具进行信号线的命名!

相关推荐
Terasic友晶科技5 小时前
第7篇:Linux程序访问控制FPGA端LEDR<五>
fpga开发·嵌入式系统·de1-soc开发板
FakeOccupational15 小时前
fpga系列 HDL:跨时钟域同步 4-phase handshake(四相握手通信协议,请求-确认机制)浅释与代码实现
fpga开发
Terasic友晶科技18 小时前
第4篇:Linux程序访问控制FPGA端LEDR<二>
fpga开发·de1-soc开发板·linux嵌入式程序
mcupro18 小时前
TQTT_KU5P开发板教程---文件的烧写与程序固化
嵌入式硬件·fpga开发
知行合一←_←20 小时前
实战篇-主时钟约束
fpga开发
奋斗的牛马21 小时前
FPAG_BUFFER学习
学习·fpga开发
胡叨叨-FPGAer1 天前
公司级项目-AD9914扫频源(三)评估板与上位机的初步调试
fpga开发
soulermax1 天前
华为数字芯片机考2025合集1已校正
华为·fpga开发·架构·系统架构·硬件架构
一条九漏鱼1 天前
verilog有符号数的乘法
fpga开发
soulermax1 天前
华为数字芯片机考2025合集3已校正
嵌入式硬件·华为·fpga开发