FPGA实验6: 有时钟使能两位十进制计数器的设计

一、实验目的与要求

1.. 熟练掌握使用原理图设计较复杂电路;

  1. 学习原理图设计中总线的表示以及使用方法。

二、实验原理

运用Quartus II 集成环境下的图形设计方法设计有时钟使能的两位十进制计数器。进行波形仿真和分析、引脚分配并下载到实验设备上进行功能测试。

三、实验内容

注意事项:如果输出端口使用总线类型,要先选定线形,线型,再画总线。总线的命名原则形如:q7..0,表示q为一条8位宽的总线。总线中的某一根信号线用q1、q2等形式表示,线型为单根信号线。如图9-1。总线和单根信号线的命名方法都是用鼠标左键点中,当信号线变为蓝色时,直接用键盘输入信号线的名字;修改时,双击信号线名字既可以更改。注意一定不能使用图9-2中的文字输入工具进行信号线的命名!

相关推荐
YYRAN_ZZU9 小时前
Lattice 自定义IP业务逻辑核
嵌入式硬件·fpga开发
FPGA小徐12 小时前
FPGA FIFO一篇完整解释
fpga开发
I'm a winner21 小时前
【IP核】 Xilinx FPGA LVDS 高速接口,含验证工程与板级测试用例
tcp/ip·fpga开发·测试用例
I'm a winner1 天前
基于Xilinx FPGA的LVDS高速串行通信系统 - 完整源码解决方案(一)(文末附源码)
fpga开发
国科安芯1 天前
航天器多路并联大功率电源系统设计与ASP4644均流特性分析
单片机·嵌入式硬件·fpga开发·安全性测试
techdashen2 天前
从网络栈继续往下:micro:bit、2.4GHz、调制方式,以及一个不太靠谱但很有趣的想法
网络·fpga开发
FPGA小徐2 天前
FIR 数字滤波器 --verilog设计实现
fpga开发
zlinear数据采集卡2 天前
从协议解析到波形实时显示:硬核拆解ZLinear采集卡上位机软件的开发架构
arm开发·单片机·嵌入式硬件·fpga开发·架构·开源
pcjiushizhu2 天前
ModelSim 仿真时 Simulate 无反应或只显示 Loading 的解决方法:网卡问题排查
fpga开发
FPGA小迷弟2 天前
vivado中的AXI Interconnect到底应该怎么用,他的底层原理是什么,一篇文档全部理清楚!!!
网络协议·tcp/ip·fpga开发·verilog·fpga