REF_PIN_NAME

REF_PIN_NAME是设计中引脚上的只读属性,表示一个逻辑名称

唯一标识该引脚。

该属性由引脚的名称或层次名称自动定义,

并且不能由用户在HDL或XDC中修改。仅供参考。

该属性不影响任何步骤,但在定义过滤器和其他方面非常有用

Vivado Tcl命令查询以识别特定单元格或其他对象。

相关推荐
daxi15011 小时前
Verilog入门实战——第5讲:Testbench 仿真编写 + 波形查看与分析
fpga开发
FPGA的花路16 小时前
UDP协议
fpga开发·以太网·udp协议
LCMICRO-133108477461 天前
长芯微LPS123完全P2P替代ADP123,高性能、低压差的线性稳压器
单片机·嵌入式硬件·fpga开发·硬件工程·dsp开发·线性稳压器
fei_sun1 天前
面经、笔试(持续更新中)
fpga开发·面试
xixixi777771 天前
通信领域的“中国速度”:从5G-A到6G,从地面到星空
人工智能·5g·安全·ai·fpga开发·多模态
Nobody331 天前
Verilog always语句详解:从组合逻辑到时序逻辑
fpga开发
李嘉图Ricado1 天前
FPGA 时序约束与分析
fpga开发
白又白、1 天前
时序优化和上板调试小结
fpga开发
Z22ZHaoGGGG1 天前
verilog实现采样电流有效值的计算
fpga开发
fei_sun2 天前
牛客Verilog刷题篇
fpga开发