REF_PIN_NAME

REF_PIN_NAME是设计中引脚上的只读属性,表示一个逻辑名称

唯一标识该引脚。

该属性由引脚的名称或层次名称自动定义,

并且不能由用户在HDL或XDC中修改。仅供参考。

该属性不影响任何步骤,但在定义过滤器和其他方面非常有用

Vivado Tcl命令查询以识别特定单元格或其他对象。

相关推荐
芯路行者2 小时前
5 HDLBits —— 构建更大的电路
fpga开发·verilog·fpga·hdlbits
156082072193 小时前
直流耦合采集卡前端电路调试
嵌入式硬件·fpga开发
芯路行者3 小时前
4.3 HDLBits —— 时序逻辑电路之移位寄存器
fpga开发·verilog·fpga·hdlbits
芯路行者4 小时前
4.2 HDLBits —— 时序逻辑电路之计数器
fpga开发·verilog·fpga·hdlbits
FPGA小迷弟9 小时前
FPGA时序收敛实战:从约束编写到布局布线优化全流程
fpga开发·fpga·硬件开发
FPGA小迷弟9 小时前
AXI4-Stream协议详解与Vivado自定义IP核封装实战
网络协议·tcp/ip·fpga开发·fpga·硬件开发
zlinear数据采集卡1 天前
数据采集卡从入门到精通(10):采样率与分辨率的核心关系——反比律、架构分布与过采样
arm开发·嵌入式硬件·算法·fpga开发·架构·开源
zlinear数据采集卡1 天前
数据采集卡从入门到精通(9):分辨率与精度——16位卡不等于1/65536的精度
开发语言·数据库·fpga开发·开源·c#
Hello-FPGA1 天前
AI 如何自动通过 PDF 原理图生成管脚映射
人工智能·fpga开发·pdf
zlinear数据采集卡1 天前
数据采集卡从入门到精通(7):流水线型ADC——级级接力,高速与高精的平衡术
开发语言·arm开发·嵌入式硬件·fpga开发·c#