vivado 创建时间约束2

5.单击"下一步"继续。

主要时钟约束已添加到设计中。接下来,向导会寻找

无约束生成时钟。生成的时钟来源于

FPGA结构。一个很好的例子是用于创建分频时钟的二进制计数器。

在此设计中,向导确定不存在不受约束的生成时钟。

6.单击"下一步"继续。

接下来,向导会查找转发的时钟。转发时钟是在

FPGA的主输出端口。这些通常用于源同步总线

当捕获时钟与数据一起行进时。

向导已确定设计中没有不受约束的转发时钟。

7.单击"下一步"继续。

接下来,向导将查找外部反馈延迟。外部MMCM或PLL反馈延迟

FPGA用于计算定时报告中的时钟延迟补偿。

向导在设计中没有发现任何无约束的MMCM外部反馈延迟。

8.单击"下一步"继续。

接下来,向导将查看输入延迟。下图显示了输入延迟页面

定时约束向导。该页有三个部分。

在A部分中,您可以在

设计。在此表中,您可以选择要用于约束的计时模板

输入。

在B节中,您将提供模板的延迟值。本节内容会根据具体情况而变化

在A节中选择的模板上。

在C节中,有三个选项卡:

•Tcl命令预览:预览将用于约束的Tcl命令

设计。

•现有设置输入延迟约束:显示存在于

设计。

•波形:显示与模板关联的波形。

接下来,根据下表填写表格。

9.单击时钟列标题,按时钟名称的字母顺序对表进行排序。

10.在A部分中选择模板,在B部分中输入值,并观察Tcl

命令、现有输入延迟和C部分中的模板特定波形。

11.通过取消勾选该框,跳过下表所示的前四个约束

约束的左侧。在这种特殊情况下,您从

GTPRESET_IN端口稍后,因为它是设计内部同步的异步复位信号。

下表中的彩色行块可以同时输入到

"时间限制"向导的"输入延迟"页面,如下图所示

通过在向导中选择多行(使用Shift或Ctrl按钮并单击以选择

多行),然后一次性输入值。一些输入相对于

虚拟时钟,因为它们是由内部生成的具有波形的时钟捕获的

与董事会时钟不同。在这种情况下,向导将创建一个具有相同功能的虚拟时钟

频率和波形作为内部时钟,并建议相对于

虚拟时钟。

下表以阴影表示可以在此输入哪些信号组

方式。

相关推荐
FPGA之旅11 小时前
FPGA从零到一实现FOC(一)之PWM模块设计
fpga开发·dubbo
XMAIPC_Robot12 小时前
基于ARM+FPGA的光栅尺精密位移加速度测试解决方案
arm开发·人工智能·fpga开发·自动化·边缘计算
cycf12 小时前
状态机的设计
fpga开发
szxinmai主板定制专家15 小时前
【精密测量】基于ARM+FPGA的多路光栅信号采集方案
服务器·arm开发·人工智能·嵌入式硬件·fpga开发
千宇宙航1 天前
闲庭信步使用SV搭建图像测试平台:第三十二课——系列结篇语
fpga开发
千宇宙航1 天前
闲庭信步使用SV搭建图像测试平台:第三十一课——基于神经网络的手写数字识别
图像处理·人工智能·深度学习·神经网络·计算机视觉·fpga开发
小眼睛FPGA2 天前
【RK3568+PG2L50H开发板实验例程】FPGA部分/紫光同创 IP core 的使用及添加
科技·嵌入式硬件·ai·fpga开发·gpu算力
forgeda2 天前
如何将FPGA设计验证效率提升1000倍以上(2)
fpga开发·前沿技术·在线调试·硬件断点·时钟断点·事件断点
9527华安2 天前
FPGA实现40G网卡NIC,基于PCIE4C+40G/50G Ethernet subsystem架构,提供工程源码和技术支持
fpga开发·架构·网卡·ethernet·nic·40g·pcie4c
search72 天前
写Verilog 的环境:逻辑综合、逻辑仿真
fpga开发