电源纹波杀手：LDO线性稳压电路的“降噪哲学”——基于ZLinear数据采集卡的深度解析

http://www.z-linear.com

前言

大家好，我是ZLinear的硬件工程师。

在数据采集卡的设计中，电源质量直接决定了信号链的精度天花板。我们的用户经常问："为什么我用了高性能ADC，采样出来的数据还是毛刺满满？"答案往往藏在电源里。

在工业级数据采集系统中，DC/DC负责效率，LDO负责纯度 。今天，我们就结合 ZLinear DABL_G511 数据采集卡 的电源架构设计，来深度拆解LDO线性稳压电路------这个看似简单、实则需要深厚功底的电路模块。

一、LDO的"人设"：效率不够，纹波来凑

在开始之前，我们先建立对LDO的准确定性。

LDO vs DC/DC：一对互补的搭档

在电源设计领域，最常用的两类电源变换电路就是 LDO 和 DC/DC。从《硬件系统工程师宝典》中的对比分析，我们可以清晰看到各自的定位：

特性	LDO（低压差线性稳压器）	DC/DC（开关电源）
工作原理	调整管工作在线性区，等效为可变电阻	MOSFET工作在开关状态，斩波滤波
效率	低（特别是压差大时）------效率 ≈ Vout/Vin	高（通常80%~95%）
输出纹波	极低（μV级），几近无噪声	较高（mV级），有开关噪声
电路复杂度	极简，外围仅需输入/输出电容	较复杂，需电感、续流管等
成本	低	中高
适用场景	对噪声敏感的精密电路（ADC、PLL、运放）	需高效率转换的主电源路径

一句话总结 ：DC/DC负责"打工"------高效地把高压变成低压；LDO负责"保洁"------把DC/DC输出的"脏电"收拾干净给精密器件用。

LDO的三大核心优势

为什么在工业采集卡中，LDO的地位不可替代？

1. 超低输出噪声：LDO内部调整管工作在线性区，没有开关动作，因此输出纹波和噪声极低。对于16位/24位ADC，电源噪声直接耦合进信号链，会严重降低信噪比（SNR）。
2. 高电源抑制比（PSRR）：LDO能够在很宽的频率范围内抑制电源输入端的纹波。高品质的LDO在中低频段（DC~100kHz）的PSRR可达60dB以上，意味着输入纹波被衰减了1000倍。
3. 应用极其简单：核心电路只需要输入电容、输出电容和LDO芯片本身，设计门槛低，可靠性高。

二、产品实战：DABL_G511的"二次稳压"设计哲学

我们以 ZLinear DABL_G511 数据采集卡 为例，看看LDO是如何在实际产品中发挥关键作用的。

1. 系统电源架构概览

根据DABL_G511的设计文档，其电源架构采用了经典的 "DC-DC预降压 + LDO二次稳压" 的分级策略：

[外部 12-24V DC]
       ↓
[防反接 & EMC 滤波]
       ↓
[第一级：TPS5430 DC/DC] ───→ 5V 系统电源（为对外供电等大电流路径）
       ↓
[第二级：AMS1117-3.3 LDO] ──→ 3.3V 数字/模拟电源（为MCU、ADC等核心芯片）
       ↓
[第三级：LDO/Switch 分区] ───→ 模拟隔离电源、通信隔离电源

设计意图 ：这种电源架构的核心思想是 "分级净化"：

• 第一级DC/DC用效率换取电压的粗调（24V → 5V，效率高达90%以上）。
• 第二级LDO用纯净度换取噪声的精细处理（5V → 3.3V，纹波衰减至μV级）。

2. 核心LDO：AMS1117-3.3

DABL_G511的数字内核供电选用了 AMS1117-3.3。这是一颗极其经典、应用广泛的正电压固定输出LDO。

芯片关键参数

参数	值
型号	AMS1117-3.3
输出电压	3.3V（固定输出）
输出电流	1A（最大）
压差（Dropout Voltage）	1.3V（@1A，最大值）
输入电压范围	4.75V ~ 12V
输出精度	±1.5%

为什么是AMS1117-3.3？

从《AMS1117系列规格书》可知，这颗LDO具备以下特点，使其成为工业产品的经典选择：

• 低压差特性：最大1.3V的压降意味着从5V降到3.3V（压差1.7V）完全在安全区内，即使5V电源有波动，也能保证LDO稳定工作。
• 1A输出电流：足以驱动主控MCU（STM32F407）、存储芯片、外部接口等数字负载的总和。
• 内置多重保护：过流保护、过热保护，是工业级应用的基本保障。
• 高PSRR：在中低频段具备良好的纹波抑制，可以将前级5V DC/DC的开关噪声进一步过滤。

3. LDO在电路中的典型配置

DABL_G511原理图中，AMS1117-3.3的应用电路极其简洁：

VCC_5V ──┬── [输入电容(Cin)] ──┬── U2 (AMS1117-3.3) ──┬── VCC_3V3
         |                     |  IN     OUT           |
         |                   GND                      |
       [Cin]                                         [Cout]
         |                     |                      |
        GND                  GND                    GND

关键设计细节：

① 输出电容：必须低ESR

《AMS1117-3.3规格书》明确要求：输出电容需使用22μF钽电容或陶瓷电容，ESR（等效串联电阻）在0.3Ω~2.7Ω范围内。

这是为什么呢？根据《新概念模拟电路5》中关于LDO环路稳定性的深度分析：

LDO的输出电容和其ESR会引入一个零点，用于补偿环路中的极点，保证系统的稳定性。

如果ESR过大（例如铝电解电容），零点频率过低，无法有效补偿；如果ESR过小（例如MLCC），零点频率过高，也可能无法抑制振荡。

结论：使用LDO时，必须谨慎选择输出电容，以确保电容器的ESR在LDO数据手册规定的范围内。

在DABL_G511中，我们通常在VCC_3V3输出端放置：

• 1颗22μF钽电容（ESR约0.5Ω-1.5Ω，符合LDO要求）
• 若干颗100nF MLCC（用于高频去耦，紧贴各电源引脚）

② 输入电容：降低输入阻抗

在LDO的输入端，我们并联了一颗10μF陶瓷电容和一颗100nF高频电容。这有助于降低LDO输入端的电源阻抗，防止前级电源的纹波和噪声影响LDO工作，同时也能抑制LDO自身可能产生的噪声反射回前级电源。

③ 输出TVS过压保护

在DABL_G511原理图中，VCC_3V3输出端配置了 TVS管 （SMBJ3.3A或其等效品）。这并非AMS1117的数据手册要求，而是我们的设计哲学------对每一路核心电源输出都增加TVS浪涌防护，防止外部意外过压损坏昂贵的MCU和ADC芯片。

三、深度解析：LDO为什么能"低压差"？

在《硬件系统工程师宝典》和《新概念模拟电路5》中，对LDO的"低压差"特性给出了清晰的解释。

1. 标准线性稳压器的痛点

传统的线性稳压器（如78XX系列）内部采用 NPN达林顿管 作为调整管：

        Vin
         |
      ┌──┴──┐
      │  NPN │ (达林顿管)
      │  调  │
      │  整  │
      │  管  │
      └──┬──┘
         ├── Vout
         |
      [负载]

NPN达林顿管需要大于0.7V的基-射极电压，加上驱动级的压降，总的 跌落电压（Dropout Voltage） 通常在 2V以上。当要求从5V输出3.3V时（压差仅1.7V），这类线性稳压器已经无法工作了。

这就是为什么5V转3.3V的系统，不能使用7803、78M33等传统三端稳压器，而必须改用 AMS1117这样LDO系列的原因。

2. LDO的"降维打击"：改用PNP/PMOS

LDO通过改变调整管的结构，实现了极小的跌落电压。

在《新概念模拟电路5》的Section146中，详细对比了两种典型LDO结构：

① PNP型LDO结构

          Vin
           |
         ┌─┴─┐
         │ PNP│ (单个PNP管作调整管)
         └─┬─┘
           ├── Vout

当调整管换成 PNP管 时，由于它是 饱和导通 的，输入输出之间的电压跌落仅仅是PNP管的 饱和压降 ，一般在 几百mV 量级（取决于负载电流大小，电流越大，跌落电压越大）。

② PMOS型LDO结构（主流方案）

          Vin
           |
         ┌─┴─┐
         │PMOS│ (P沟道MOSFET做调整管)
         └─┬─┘
           ├── Vout

进一步用 P沟道MOSFET 代替PNP管，由于MOSFET的导通电阻可以做得非常小（低至数十mΩ），其饱和压降 ≈ Iout × Rds(on)，可以低至 10mV 数量级！这是AMS1117等现代LDO能实现真正"低压差"的底层原理。

小结 ：AMS1117-3.3能够从5V稳定输出3.3V（压差1.7V），正是因为其内部采用了PMOS调整管结构，压降仅受导通电阻限制。

3. LDO的环路稳定性：一个不容忽视的工程问题

《新概念模拟电路5》还专门指出：几乎所有LDO都面临环路稳定性问题。

一个典型的LDO芯片内部包含：

• 误差放大器（高增益）
• 调整管（产生主极点）
• 反馈采样网络

这是一个包含 至少两个极点 的大闭环。如果不做妥善补偿，当环路在某个频率上产生 180°相移且增益仍大于1 时，系统就会 自激振荡------表现为输出端叠加了高频振荡，LDO的"降噪"身份荡然无存。

解决方案：

1. LDO内部设计：生产商会通过内部电路设计，将第一个极点压低至极低频率，使得开环增益在达到相移-180°之前就已降至0dB以下。
2. 用户端配合 ：这就是为什么 输出电容的ESR必须选在规定范围内 ------内部极点配合输出电容ESR形成的零点，在合适的位置"扳回"相位，抑制振荡。
3. 负载电容必须足够大：输出端的大电容不仅是滤波需要，更是维持动态性能、保证环路稳定的必要条件。

四、LDO的选型"黄金法则"

在ZLinear的产品设计中，我们总结出了一套LDO选型的要点，分享给大家：

1. 输入电压与压差

LDO的输入电压只需满足 Vin > Vout + Vdropout 即可。但在实际设计中，我们建议：

• 压差越小越好：压差越小，LDO自身功耗越低，效率越高，发热越小。
• 输入电压要留余量 ：前级DC/DC的输出可能存在纹波，考虑负载瞬态时电压跌落，建议输入电压比Vout+Vdropout高 至少0.5V~1V。

2. 最大输出电流

• 必须大于负载的最大峰值电流（考虑瞬态）。
• 对于Ams1117，虽然规格书标称1A，实际长期工作建议降额至 800mA 以下，以确保可靠性和寿命。

3. PSRR（电源抑制比）

这是LDO区别于其他元件的核心指标。PSRR衡量的是 电源输入端的纹波/噪声在输出端被衰减的程度。

从参考资料的图表可以看出，PSRR随频率变化：DC-10kHz通常很高（≥60dB），但超过100kHz后会逐渐下降。因此，对于MCU、ADC等敏感芯片，LDO非常适合抑制前级DC/DC的中低频开关噪声。

4. 静态电流（Iq）

对于电池供电应用至关重要，但在工业级数据采集卡中相对次要。AMS1117的静态电流约5mA，这在供电充沛的工业总线应用中是完全可以接受的。

5. 输出电容ESR（最重要的一点）

务必阅读LDO的Datasheet，找到对输出电容ESR的要求。 选用规定范围内的电容，避免自激振荡。

五、总结

LDO，作为电源链路的最后一环，用其"线性区工作、低纹波、高PSRR"的独特优势，在工业数据采集系统中扮演着无可替代的"净水器"角色。

在 ZLinear DABL_G511 中：

• 选用AMS1117-3.3，以其成熟的工艺、稳定的性能和低成本的方案，完美实现了5V→3.3V的高质量转换；
• 采用"DC/DC + LDO"分级架构，兼顾了整体效率和对精密电路的保护；
• 精心配置输出电容，确保ESR在LDO要求的范围内，从根本上杜绝了自激振荡的可能性。

下次当你查看采集卡的电源设计时，请关注那颗小小的LDO------它虽然不像DC/DC那样显眼，但它守护着整个系统最核心的模拟信号链，是数据精度的最终守护者。

你在设计中使用过AMS1117或其他LDO芯片吗？是否遇到过输出纹波异常、或电容选型不当导致振荡的问题？欢迎在评论区分享你的经验！

---

我是ZLinear，一个专注从芯片级到系统级拆解硬核技术的团队。如果你觉得本文对你有帮助，请点赞、收藏、关注三连支持一下！我们下期见！