音频左右声道数据传输_2024年9月6日

小桶qa2024-09-18 9:07

如下为音频数据传输标准I2S总线的基本时序图

I2S slave将I2S master发送来的左右声道的串行数据DATA转变为16bit的并行数据

WS为左右声道选择信号，WS高代表左声道，WS低代表右声道;

WS为高和为低都持续18个周期，前面16个周期用来传输数据。

I2S master model 用clk的上升沿送数,I2S slave model用clk的下降沿采数。


43、44和55行：从左到右，从高到低，在最低两位补0，将一个多bit位数据作为串行数据送出去，高位先送
利用状态来区分左右声道

56和61行，高位先往低位送

利用send_over发送下一个数据

相关推荐
啄缘之间3 天前
4.6 学习UVM中的“report_phase“，将其应用到具体案例分为几步？
学习·verilog·uvm·sv
RunningCamel7 天前
[Vivado报错] [Runs 36-527] DCP does not exist
verilog·fpga·vivado报错
小妖11607 天前
verilog程序设计及SystemVerilog验证
verilog
bitlogic8 天前
理解 SystemVerilog 中的循环与并发线程
verilog·systemverilog·scope·verification·fpga & design·lifetime·并发线程
啄缘之间8 天前
3.9 学习UVM中的uvm_env类分为几步？
学习·verilog·uvm·sv
啄缘之间9 天前
3.3 学习UVM中的uvm_driver 类分为几步？
学习·测试用例·verilog·uvm
画个太阳作晴天10 天前
Android10 音频参数导出合并
android·framework·音频
晓晓暮雨潇潇13 天前
FPGA开发技能(10)热电偶测温ADS1118方案
fpga开发·verilog·热电偶·ads1118·温度测试方案
william_myq13 天前
协议-WebRTC-HLS
音频·webrtc·hls
啄缘之间14 天前
verilog练习：i2c slave 模块设计
学习·fpga开发·verilog·uvm
热门推荐
01DeepSeek各版本说明与优缺点分析02如何在WPS和Word/Excel中直接使用DeepSeek功能03DeepSeek本地部署详细指南04太炸裂了！清华大学deepseek从入门到精通使用手册又出第三版了，《普通人如何抓住DeepSeek红利》（无套路，直接下载）05本地部署DeepSeek教程（Mac版本）06DeepSeek r1本地安装全指南07DeepSeek R1本地化部署 Ollama + Chatbox 打造最强 AI 工具08本地化部署AI知识库：基于Ollama+DeepSeek+AnythingLLM保姆级教程09在Windows下安装Ollama并体验DeepSeek r1大模型10DeepSeek RAGFlow构建本地知识库系统