【转载】Cadence Design Entry HDL 使用教程
【Cadence01】Cadence PCB Edit相对延迟与绝对延迟的显示问题
【Cadence02】Allegro引脚焊盘Pin设置为透明
【Cadence03】cadence不小心删掉钢网层怎么办?
【Cadence04】一般情况下Allegro PCB设计时的约束规则设置(自己瞎写)
【Cadence06】cadence HDL原理图库添加封装
【Cadence09】Cadence PCB布线时的电源地操作
【Cadence12】总结--多层板PCB绘制、丝印调整以及生成GND
【Cadence13】Cadence HDL导出BOM并将网页数据导入Excle➕坐标文件
【Cadence14】Cadence HDL原理图创建时多个VCC或GND处理方法
【Cadence15】Cadence HDL原理图打印➕allegro打印装配层丝印的技巧
【Cadence16】Cadence HDL如何拷贝模版项目?
【Cadence19】如何由PCB导出symbol器件PCB封装
【Cadence22】将别人发的原理图和PCB库修改为自己的库,进而继续制图
【Cadence23】Cadence HDL原理图如何将两个不同的全局网络连接
【Cadence25】异形板框由DXF直接导入allegro
目录
[一、Cadence HDL如何拷贝工程并新建一个重命名工程](#一、Cadence HDL如何拷贝工程并新建一个重命名工程)
一、Cadence HDL如何拷贝工程并新建一个重命名工程
- 打开一个HDL工程,如下图操作
最后,点击Finish即可!!!
二、Allegro导出DXF文件
- 在PCB设计图中,进行如下操作:
【注意】DXF导出时是当前PCB打开的图层。通常就是用"PLACE"放置层即可!
- 点击Edit后,如下操作:
参考:硬件学习 软件 Cadence day09 芯片PCB 封装导出DXF 文件_cadence导出dxf-CSDN博客
三、Allegro导出3D模型STP文件
注意:文件路径及文件名不要有中文,否则会导出失败!
STEP Protocol------选择输出的格式(AP214 文件通常包含颜色,层,和通用资源 ,AP203 适用于机械零件和组件的表示)
参考:
Allegro导出三维模型_allegro导出stp文件-CSDN博客