数字ic设计bug:寄存器翻转错误

数字ic设计bug:寄存器翻转错误


bug场景:

寄存器未按指定条件翻转,满足翻转条件,但未翻转

问题描述

c 复制代码
always@(posedge clk or negedge rst_n)
if(!rst_n)
    a <= 1'd0;
else if(a_condition)
    a <= 1'b1;

a_condition为1时,寄存器a依然为0,未翻转为1

原因分析:

  • 门控时钟信号设置错误,导致clk时钟信号恒为0,未在a_condition为1时产生上升沿;
  • rst_n未正常拉起,a_condition为1时,rst_n为0;
  • a_condition不与clk同步,a_condition含异步时钟域的信号;
  • (大概率)代码和波形不一致,未对齐,需要重新根据最新代码重新跑波形;
相关推荐
IDOlaoluo10 小时前
FindBugs-IDEA-1.0.1.zip安装使用教程(IntelliJ IDEA插件手动安装查Bug)
java·bug·intellij-idea
Ocean_hys10 小时前
改bug创建分支的流程
bug
javajenius14 小时前
Quartus II下载安装教程Quartus II 18保姆级安装步骤(附安装包)
其他·fpga开发
颜子鱼15 小时前
FPGA中复位信号的省略
fpga开发
cycf17 小时前
面向模块的综合技术之过约束(十)
fpga开发
颜子鱼18 小时前
FPGA-状态机架构
fpga开发
颜子鱼18 小时前
FPGA-状态机
fpga开发
gfdgd xi21 小时前
GXDE For deepin 25:deepin25 能用上 GXDE 了!
linux·运维·python·ubuntu·架构·bug·deepin
GateWorld21 小时前
FPGA设计中的“幽灵信号:一条走线,两种命运——浅析路径延迟导致的逻辑错误
fpga开发
云雾J视界1 天前
RISC-V开源处理器实战:从Verilog RTL设计到FPGA原型验证
fpga开发·开源·verilog·risc-v·rtl·数字系统