数字ic设计bug:寄存器翻转错误

数字ic设计bug:寄存器翻转错误


bug场景:

寄存器未按指定条件翻转,满足翻转条件,但未翻转

问题描述

c 复制代码
always@(posedge clk or negedge rst_n)
if(!rst_n)
    a <= 1'd0;
else if(a_condition)
    a <= 1'b1;

a_condition为1时,寄存器a依然为0,未翻转为1

原因分析:

  • 门控时钟信号设置错误,导致clk时钟信号恒为0,未在a_condition为1时产生上升沿;
  • rst_n未正常拉起,a_condition为1时,rst_n为0;
  • a_condition不与clk同步,a_condition含异步时钟域的信号;
  • (大概率)代码和波形不一致,未对齐,需要重新根据最新代码重新跑波形;
相关推荐
ooo-p1 小时前
FPGA学习篇——Verilog学习之计数器的实现
学习·fpga开发
鹓于2 小时前
开发Bug——U盘插入断网
bug
bnsarocket15 小时前
Verilog和FPGA的自学笔记1——FPGA
笔记·fpga开发·verilog·自学
最遥远的瞬间17 小时前
一、通用的FPGA开发流程介绍
fpga开发
weixin_4509072820 小时前
第八章 FPGA 片内 FIFO 读写测试实验
fpga开发
cycf1 天前
以太网接口(一)
fpga开发
今天又在摸鱼1 天前
bug日记
bug
nnerddboy2 天前
FPGA自学笔记(正点原子ZYNQ7020):1.Vivado软件安装与点灯
笔记·fpga开发
大Mod_abfun2 天前
24H2动态壁纸无法正常嵌入(针对vb.net的紧急加更)
bug·桌面壁纸·24h2
li星野3 天前
打工人日报#20251005
笔记·程序人生·fpga开发·学习方法