常想常新，每次接触都有新理解，不确定想的是否正确，拿出来讨论，以最新结论为准
2024-9-19
1、仿真简并点时需要断开启动电路：启动电路会干扰DC结果的计算，可能看到加启动电路后简并点减少，但在DC下启动电路并不会起作用，只在时域下起作用；
2、启动电路不只是使电路离开电流为0的简并点：虽然解决电流为0时的简并点是最常见的，但像banba结构会在BJT电流很小时有无数简并点。对于有电流，但VBG稳定点不符合预期的简并点，需要设计启动电路的阈值，来保证只有在VBG是理想值时才停止启动电路。
3、简并点仿真的目的是知道电路中有多少个简并点和它们的位置，才能设计启动电路阈值去规避，而不是用于对比是否添加启动电路对简并点数量的改善。
2024-12-19
1、简并点仿真的目的是知道电路中有多少个简并点和它们的位置，才能设计启动电路阈值去规避，也可以用于对比是否添加启动电路对简并点数量的改善。
2、启动电路不只是使电路离开电流为0的简并点：虽然解决电流为0时的简并点是最常见的，但像banba结构会在BJT电流很小时有无数简并点。对于有电流，但VBG稳定点不符合预期的简并点，需要设计启动电路的阈值，来保证只有在VBG是理想值时才停止启动电路。
3、兼并点仿真时要在环路内断开加电压源，放在环路外无意义。
4、是否有兼并点的问题，最终以PVT+MC的时域建立结果为准。
5、每个电路对应一个方程组，兼并点就像是方程组有多个解，加启动电路就是给方程组多些条件来减少解的个数。
6、当电路DC下处于兼并点时，其内部节点的DC电压和兼并点仿真时的交点对应。
7、加启动电路后进行兼并点仿真，仍然可能还有兼并点，但此时兼并点位置可能与无启动电路不一样。这是需要对启动电路优化，例如调整上下拉管子强度、电流和阈值。
8、发现BG的DC电流为0时，很可能是在兼并点，这时应当立马进行兼并点仿真进行确认，而不是考虑是否静态设置不对。可以看兼并点仿真时交点对应的VBG电压是否和电路DC的VBG电压相同来判断。