(15)CT137A- 按键消抖设计

(1)设计定义:设计一个按键消抖模块,实现消除按键机械抖动的影响, 并实现以下功能:

  • 按下S1,LED1、LED8点亮,否则熄灭
  • 按下S2,LED2、LED7点亮,否则熄灭
  • 按下S3,LED3、LED6点亮,否则熄灭
  • 按下S4,LED4、LED5点亮,否则熄灭

(2)代码设计:

1.首先是20ms的计数器,一般来说,机械抖动的时间不会超过20ms。

2.状态机的定义和设计

复制代码
//状态机定义
always@(posedge clk or negedge reset_n)		
	if(!reset_n)begin
		state <= IDLE;
		en_cnt <= 1'd0;
	end
	else begin
		case(state)
			IDLE:begin
				if(key_in == 1'd0)begin
					state <= PRESS;
					en_cnt <= 1'd1;
				end
				else begin
					state <= state;
					en_cnt <= 1'd0;
				end			
			end
			PRESS:begin
				if(cnt == MCNT - 20'd1 && key_in == 1'd0)begin
					state <= DOWN;
					en_cnt <= 1'd0;
				end
				else if(key_in == 1'd1)begin
					state <= IDLE;
					en_cnt <= 1'd0;
				end
				else begin
					state <= state;
					en_cnt <= en_cnt;
				end
			end
			DOWN:begin
				if(key_in == 1'd1)begin
					state <= REPRESS;
					en_cnt <= 1'd1;
				end
				else begin
					state <= state;
					en_cnt <= 1'd0;
				end
			end
			REPRESS:begin
				if(cnt == MCNT - 20'd1 && key_in == 1'd1)begin
					state <= IDLE;
					en_cnt <= 1'd0;
				end
				else if(key_in == 1'd0)begin
					state <= DOWN;
					en_cnt <= 1'd0;
				end
				else begin
					state <= state;
					en_cnt <= en_cnt;
				end
			end
			default:begin
				state <=	IDLE;
				en_cnt <= 1'd0;
			end
		endcase
	end

附上顶层文件:

复制代码
module key_filter_top
(
	input		wire				clk 		,
	input		wire				reset_n	,
	input		wire	[3:0]		key_in	,  //{S4,S3,S2,S1}
	
	output	wire	[7:0]		LED	
);

key_filter		key_filter_inst0
(
	.clk			(clk		),
	.reset_n		(reset_n	),
	.key_in		(key_in[0]),
	
	.key_out		(),
	.LED1			(LED[0]),
	.LED2			(LED[7])
);

key_filter		key_filter_inst1
(
	.clk			(clk		),
	.reset_n		(reset_n	),
	.key_in		(key_in[1]),
	
	.key_out		(),
	.LED1			(LED[1]),
	.LED2			(LED[6])
);

key_filter		key_filter_inst2
(
	.clk			(clk		),
	.reset_n		(reset_n	),
	.key_in		(key_in[2]),
	
	.key_out		(),
	.LED1			(LED[2]),
	.LED2			(LED[5])
);

key_filter		key_filter_inst3
(
	.clk			(clk		),
	.reset_n		(reset_n	),
	.key_in		(key_in[3]),
	
	.key_out		(),
	.LED1			(LED[3]),
	.LED2			(LED[4])
);

endmodule

(3)实验现象:

  • 按下S1
  • 按下S2
  • 按下S4
  • 同时按下S2,S3
  • 同时按下S1、S4
相关推荐
技术性摸鱼12 小时前
FPGA选型参数
fpga开发
FPGA_小田老师15 小时前
ibert 7 Series GT:IBERT远近端(内外)环回测试
fpga开发·ibert·gt测试·近端pcs环回·近端pma环回·远端pcs环回·远端pma环回
尤老师FPGA15 小时前
【无标题】
fpga开发
1750633194519 小时前
VIVADO VLA VIO 硬件调试 降采样
fpga开发
FPGA小迷弟19 小时前
基于FPGA开发高速ADC/DAC芯片笔记
图像处理·fpga开发·数据采集·fpga·adc
ZYNQRFSOC1 天前
基于XCKU5P纯逻辑 NVME测试
fpga开发
FPGA小迷弟2 天前
使用FPGA开发高速AD/DA芯片的接口学习
fpga开发
stars-he2 天前
FPGA学习笔记(6)逻辑设计小结与以太网发送前置
笔记·学习·fpga开发
燎原星火*2 天前
FPGA 逻辑级数
fpga开发
175063319452 天前
Vivado Zynq7020 生成正弦波(查表法) + 行为级仿真
fpga开发