(15)CT137A- 按键消抖设计

(1)设计定义:设计一个按键消抖模块,实现消除按键机械抖动的影响, 并实现以下功能:

  • 按下S1,LED1、LED8点亮,否则熄灭
  • 按下S2,LED2、LED7点亮,否则熄灭
  • 按下S3,LED3、LED6点亮,否则熄灭
  • 按下S4,LED4、LED5点亮,否则熄灭

(2)代码设计:

1.首先是20ms的计数器,一般来说,机械抖动的时间不会超过20ms。

2.状态机的定义和设计

复制代码
//状态机定义
always@(posedge clk or negedge reset_n)		
	if(!reset_n)begin
		state <= IDLE;
		en_cnt <= 1'd0;
	end
	else begin
		case(state)
			IDLE:begin
				if(key_in == 1'd0)begin
					state <= PRESS;
					en_cnt <= 1'd1;
				end
				else begin
					state <= state;
					en_cnt <= 1'd0;
				end			
			end
			PRESS:begin
				if(cnt == MCNT - 20'd1 && key_in == 1'd0)begin
					state <= DOWN;
					en_cnt <= 1'd0;
				end
				else if(key_in == 1'd1)begin
					state <= IDLE;
					en_cnt <= 1'd0;
				end
				else begin
					state <= state;
					en_cnt <= en_cnt;
				end
			end
			DOWN:begin
				if(key_in == 1'd1)begin
					state <= REPRESS;
					en_cnt <= 1'd1;
				end
				else begin
					state <= state;
					en_cnt <= 1'd0;
				end
			end
			REPRESS:begin
				if(cnt == MCNT - 20'd1 && key_in == 1'd1)begin
					state <= IDLE;
					en_cnt <= 1'd0;
				end
				else if(key_in == 1'd0)begin
					state <= DOWN;
					en_cnt <= 1'd0;
				end
				else begin
					state <= state;
					en_cnt <= en_cnt;
				end
			end
			default:begin
				state <=	IDLE;
				en_cnt <= 1'd0;
			end
		endcase
	end

附上顶层文件:

复制代码
module key_filter_top
(
	input		wire				clk 		,
	input		wire				reset_n	,
	input		wire	[3:0]		key_in	,  //{S4,S3,S2,S1}
	
	output	wire	[7:0]		LED	
);

key_filter		key_filter_inst0
(
	.clk			(clk		),
	.reset_n		(reset_n	),
	.key_in		(key_in[0]),
	
	.key_out		(),
	.LED1			(LED[0]),
	.LED2			(LED[7])
);

key_filter		key_filter_inst1
(
	.clk			(clk		),
	.reset_n		(reset_n	),
	.key_in		(key_in[1]),
	
	.key_out		(),
	.LED1			(LED[1]),
	.LED2			(LED[6])
);

key_filter		key_filter_inst2
(
	.clk			(clk		),
	.reset_n		(reset_n	),
	.key_in		(key_in[2]),
	
	.key_out		(),
	.LED1			(LED[2]),
	.LED2			(LED[5])
);

key_filter		key_filter_inst3
(
	.clk			(clk		),
	.reset_n		(reset_n	),
	.key_in		(key_in[3]),
	
	.key_out		(),
	.LED1			(LED[3]),
	.LED2			(LED[4])
);

endmodule

(3)实验现象:

  • 按下S1
  • 按下S2
  • 按下S4
  • 同时按下S2,S3
  • 同时按下S1、S4
相关推荐
星夜离尘564 天前
FPGA 32 位字拆成 8 位字节:keep、last 与 ready/valid 背压下的多拍序列化
fpga开发·verilog
花月mmc5 天前
【FPGA】神经网络内容简介预告
嵌入式硬件·深度学习·神经网络·fpga开发
LabVIEW开发7 天前
LabVIEW FPGA 编程:少编译几次的办法(系列 04/05)
fpga开发·labview
cmc10287 天前
318.关于在ip内部封装PLL,MMCM的注意事项
fpga开发
LabVIEW开发7 天前
LabVIEW CompactRIO 编程模式怎么选(系列 02/05)
fpga开发·labview
FPGA小迷弟8 天前
FPGA 与千兆以太网校验和:从原理到 Verilog 实现
嵌入式硬件·fpga开发·无人机·ai编程·fpga
码农小韩8 天前
FPGA学习(二)——LED闪烁
fpga开发·verilog·fpga·led·组合逻辑·分频设计
9527华安9 天前
FPGA纯verilog实现DP视频接口,支持2K60帧分辨率,提供3套工程源码和技术支持
fpga开发·音视频·dp
ChaseVLSI10 天前
FPGA与ASIC的区别详解:内部结构、开发成本与适用场景,项目选型到底该选哪个
嵌入式硬件·fpga开发·硬件架构·硬件工程
9527华安11 天前
FPGA实现ARINC818总线协议,基于GT Transceivers Wizard高速收发器,提供7套工程源码和技术支持
fpga开发·transceivers·arinc818