zynq7020 shm共享内存和OCM

在Xilinx Zynq-7020 SoC（结合ARM处理器和FPGA）中，共享内存（SHM） 和**片上内存（OCM）**是两种不同的内存资源，它们在物理位置、访问速度、用途和设计目标上存在显著差异。以下是它们的核心区别：

特性	OCM（On-Chip Memory）	共享内存（SHM，Shared Memory）
物理位置	位于处理系统（PS，Processing System）内部	通常位于DDR内存或FPGA（PL）的BRAM中
硬件归属	PS独占资源（ARM CPU专用）	PS和PL（FPGA）共享访问
典型容量	较小（Zynq-7020的OCM为256KB）	较大（取决于DDR配置或FPGA BRAM资源）

特性	OCM	共享内存
核心用途	- 存储关键代码（如BootROM） - 缓存敏感数据（如中断向量表） - 低延迟数据缓冲区	- PS与PL间大数据交换 - 实现异构计算数据共享 - 存储非实时性数据
设计目标	优化PS性能，减少对DDR的依赖	实现PS和PL的高效通信

PS-PL数据交互：
- PL（FPGA）通过AXI总线直接读写DDR中的共享内存。
- 示例：PL加速器处理图像数据后，将结果写入DDR，PS读取并显示。
大数据缓冲：存储视频帧、网络数据包等需要大容量内存的场景。
多核通信：在AMP（非对称多处理）系统中，多个ARM核通过共享内存交换数据。

在链接脚本（lscript.ld）中指定OCM区域：

复制代码

{ ocm_ram : ORIGIN = 0xFFFF0000, LENGTH = 0x10000 // 64KB OCM } SECTIONS { .ocm_data : { *(.ocm_data) } > ocm_ram }

DDR共享内存：
- 在PL中通过AXI Master接口访问DDR。
- PS端需确保内存区域未被缓存或手动刷新缓存：// 分配非缓存内存 void *shared_buf = Xil_NonCacheableMalloc(BUF_SIZE); // 刷新缓存（PL修改数据后） Xil_DCacheFlushRange((u32)shared_buf, BUF_SIZE)
  复制代码
```
// 分配非缓存内存
void *shared_buf = Xil_NonCacheableMalloc(BUF_SIZE);
// 刷新缓存（PL修改数据后）
Xil_DCacheFlushRange((u32)shared_buf, BUF_SIZE);
```
BRAM共享内存：
- 在PL中例化BRAM，通过AXI BRAM控制器与PS共享。
- 在Vivado中配置AXI BRAM控制器地址范围。

即：通过合理分配OCM和共享内存，可以显著提升Zynq-7020系统的性能和效率。