温度对IO通信的影响

一、背景说明

board to board通信的时候,两块板子通信,在正常温度下都是正常的,但是到了低温就会概率性

出现通信异常,然后温度升高又正常了,这个会是什么原因呢?这个就是边缘温度恢复的现象,接近经典低温失效机制。

二、可能出现的原因

1.冷焊、虚焊、裂纹

在比较低的温度下,材料会收缩,尤其是BGA焊接球收缩;

还有可能是焊点裂纹扩展;

PCB层之间热膨胀系数的不匹配。

2.如果固定为某一路引脚或者信号线,这个焊点存在微裂,可能在低温下完全断开或者高阻,导致信号线悬空,表现为

固定高电平。当温度升高,材料接触恢复,断点又接触上了,通信恢复;

三、现象表征

这种现象典型表现为:

在某一特定极端温度出现问题;

升高或降低几度后又恢复;

一般是单 bit 出问题;

一样的代码、配置、逻辑,在温度改变时出现跳变。

四、其他原因

1.IO驱动能力边缘

某个IO驱动边缘,能力或者阈值刚好在低温下发生临界变化;

该bit的上拉或者下拉太弱,在低温时候电平维持不了;

2.IO的PCB信号质量有问题

走线太长,过孔多,阻抗不匹配

低温下介质损耗,传输延迟变化,造成信号变形

这种情况是波形失真或者出现末次,不会固定为高;

3.FPGA输入IO边界效应或者时序窗口偏移

FPGA输入延迟在低温下变化,采样在不稳定区域;这种情况的

是错位或者花屏,不是固定为某种电平。

相关推荐
LCMICRO-133108477461 小时前
长芯微LPS123完全P2P替代ADP123,高性能、低压差的线性稳压器
单片机·嵌入式硬件·fpga开发·硬件工程·dsp开发·线性稳压器
fei_sun3 小时前
面经、笔试(持续更新中)
fpga开发·面试
xixixi777773 小时前
通信领域的“中国速度”:从5G-A到6G,从地面到星空
人工智能·5g·安全·ai·fpga开发·多模态
Nobody335 小时前
Verilog always语句详解:从组合逻辑到时序逻辑
fpga开发
李嘉图Ricado7 小时前
FPGA 时序约束与分析
fpga开发
白又白、10 小时前
时序优化和上板调试小结
fpga开发
Z22ZHaoGGGG12 小时前
verilog实现采样电流有效值的计算
fpga开发
fei_sun12 小时前
牛客Verilog刷题篇
fpga开发
my_daling15 小时前
DSMC通信协议理解,以及如何在FPGA上实现DSMC从设备(1)
学习·fpga开发
fei_sun1 天前
FPGA&数字前端
fpga开发