【FPGA】三八译码器verilog实现

一、原理

左边第一个是工程管理器

第二个是IP的,后面会讲到

第三个是仿真的

第四个是对设计进行逻辑分析的

第五个是对设计进行逻辑综合的

第六个是对设计进行逻辑布线

最后一个是生成bit文件去下载调试的

三八译码器有三个输入和八个输出

二、代码编写

根据编写的代码可以知道,这个输出没有取反,所以与三八译码器的电平输出均相反

下面过程赋值语句

  • 一切信号的范围是后续的赋值语句中所有需要判断的信号,比如这个代码里的A0,A1,A2
  • 位拼接,A0,A1,A2都是单比特的信号,能表示的值为0或者1,位拼接就表示按从左到右的顺序进行拼接,得到三位位宽的信号,前面四个用的是二进制表示,后面用的是十进制表示
  • 8'h5e等同于C语言中的0x5e,好处是可以在表示数据时在前面加数字,可以表示位宽
  • case表示判断,判读括号里面的值是多少

由于对输出端口赋值了,就在定义是加上reg

三、设计进行分析

可以看到,这个图就不行二选一多路器一样形象,这是因为三八译码器不是最底层单元,软件本身是没有三八译码器这种模型的,因此就将其分解后在显示了

相关推荐
璞致电子2 小时前
基于 AD9361 (PZSDR‑P201Pro) 软件无线电实战综述:从板卡选型、硬件平台升级到 GNU Radio QPSK 完整收发链路
经验分享·嵌入式硬件·fpga开发·软件无线电·sdr·璞致电子
炎龙铠甲会合体4 小时前
从 SPEC 到上板:在 Zynq-7020 上用 RTL 手写一个 YOLO 卷积加速器(完整教程)
yolo·fpga开发·axi·芯片验证
FPGA小徐5 小时前
Vivado 按键消抖与复位模块代码修复详解:KEY_TOP、key、rst_gen 完整实战
fpga开发
炎龙铠甲会合体6 小时前
AXI2ICACHE— AXI4-Full 四路组相联指令 Cache 设计与 UVM 验证
fpga开发·面试·芯片验证
bingcheby7 小时前
FMQL15/20/45 (复旦微青龙系列 PSOC)新手使用说明
fpga开发
漫漫长远7 小时前
低功耗UPF介绍(一)
笔记·嵌入式硬件·学习·fpga开发
自小吃多19 小时前
【Verilog/FPGA】存储器(数组)
嵌入式硬件·fpga开发
szxinmai主板定制专家19 小时前
RK3588+FPGA异构架构|高速数据采集+边缘AI落地应用全解析
人工智能·嵌入式硬件·fpga开发·架构·zynq
明德扬1 天前
FPGA MIPI 多路视频聚合方案
fpga开发·mipi视频拼接·mipi多路拼接·mipi协议·mipi视频拼接方案·fpga mipi方案·mipi csi
XMAIPC_Robot1 天前
为什么大型储能需要边缘 AI 协调控制器?RK3588+FPGA 高速采集方案
人工智能·嵌入式硬件·fpga开发·arm+fpga·rk3588+fpga·协调控制器