阅读 RISC-V 手册

知识点(What)

32或64bit的地址空间(也就是4GB或者16EB而后者往往只是理论内存容量,往往不会接满,这是因为硬件往往没有这么大的内存,以及操作系统也不会让程序看到这么大的地址空间,程序看到的最大地址空间由不同种类的ISA决定),这个数值通常也是通用寄存器与PC的位宽

Supervisor mode、Machine mode、User mode 是三种状态,User mode是最低特权,所以往往不叫作特权态(Unprivileged)

RISC-V作为ISA只规定软件可见行为,而不规定微架构层面是如何实现的。

相关推荐
蒹葭玉树3 天前
【C++上岸】C++常见面试题目--操作系统篇(第三十期)
c++·面试·risc-v
国科安芯5 天前
面向星载芯片原子钟的RISC-V架构MCU抗辐照特性研究及可靠性分析
单片机·嵌入式硬件·架构·制造·risc-v·pcb工艺·安全性测试
思尔芯S2C7 天前
FPGA原型验证实战:如何应对外设连接问题
fpga开发·risc-v·soc设计·prototyping·原型验证
加强洁西卡7 天前
【RISC-V】从C到可执行文件分析链接重定位的过程
c语言·开发语言·risc-v
硬汉嵌入式7 天前
基于Rust构建的单片机Ariel RTOS,支持Cortex-M、RISC-V 和 Xtensa
单片机·rust·risc-v
MounRiver_Studio7 天前
RISC-V IDE MRS2进阶分享(三):MRS语言服务器
ide·mcu·risc-v·嵌入式开发
加强洁西卡7 天前
【RISC-V】解决链接器加入全局变量优化后操作系统无法启动的问题
risc-v
MounRiver_Studio7 天前
RISC-V IDE MRS2进阶分享(四):CH32H417双核芯片项目开发
ide·mcu·risc-v·嵌入式开发
加强洁西卡8 天前
【RISC-V】区分加载地址、链接地址、运行地址
risc-v
飞凌嵌入式9 天前
1块集成了4核Cortex-A7高性能CPU、1颗RISC-V MCU、多种高速总线、还兼容树莓派的T153低成本开发板
linux·arm开发·嵌入式硬件·risc-v