FPGA DONE信号震荡

FPGA DONE信号震荡

1.前言

还是用的安陆的fpga。测试的时候,有两片fpga,一片正常,一片done信号拉高后有震荡。

2.原因

1)检查是否是驱动LED导致(不是)

去掉led串接电阻,仍有震荡。

2)检查是否fpga 电源有波动(不是)

3)检查是否是上拉到vccio的电阻值太大或者太小(不是)

更换电阻,发现还是有震荡。

4)检查是否是done信号在fpga里未做配置(不完全是)

配置电平驱动电流后,确实有影响。电压幅值从2.6V变成3.3V,但是还是有纹波。不同的驱动电流对纹波影响不大。

下图是配置done管脚后的波形。

5)检查是否是走线影响

最开始示波器采样时间设置过长,以为是20Hz左右的震荡,看了一圈信号没有这个频率的。后来抱着试一试的态度,测试了某个与done走线平行的无用 fpga IO信号,发了震荡频率为20MHz,是这个信号影响的。

ch1:IO信号 ch2:fpga done 信号

在fpga重新配置这个IO信号为常低,done信号正常。

所以在测试时,低频周期性信号不一定是实际的,还是要看看是不是高频信号,多测试几次。

3.结论

并行走线的周期性信号引起了done信号的波动。

相关推荐
CinzWS5 小时前
基于Cortex-M3 SoC的eFuse模块--实现与验证考量
fpga开发·架构·efuse
jumu2027 小时前
CEEMDAN - SE:神奇的信号处理组合
fpga开发
坏孩子的诺亚方舟7 小时前
FPGA系统架构设计实践6_工程实现概述
fpga开发·xilinx·实现
FPGA小c鸡8 小时前
Verilog核心语法速查:可综合写法、运算符陷阱与SV增强(附模板)
fpga开发
步达硬件8 小时前
【FPGA】Verilog HDL编辑、RTL仿真、网表生成主流软件
fpga开发
太爱学习了17 小时前
XILINX SRIOIP核详解、FPGA实现及仿真全流程(Serial RapidIO Gen2 Endpoint v4.1)
fpga开发·srio·dsp
HIZYUAN1 天前
嵌入式开发踩坑记: AG32硬件设计指南(一)
stm32·单片机·嵌入式硬件·fpga开发·硬件设计·最小系统·agm ag32
上海全爱科技1 天前
全爱科技推出 摩尔线程E300+FPGA开发板HOUYI-1000V
科技·fpga开发
扣脑壳的FPGAer1 天前
Xilinx远程更新之axi-quad-spi IP core
fpga开发