FPGA DONE信号震荡

FPGA DONE信号震荡

1.前言

还是用的安陆的fpga。测试的时候,有两片fpga,一片正常,一片done信号拉高后有震荡。

2.原因

1)检查是否是驱动LED导致(不是)

去掉led串接电阻,仍有震荡。

2)检查是否fpga 电源有波动(不是)

3)检查是否是上拉到vccio的电阻值太大或者太小(不是)

更换电阻,发现还是有震荡。

4)检查是否是done信号在fpga里未做配置(不完全是)

配置电平驱动电流后,确实有影响。电压幅值从2.6V变成3.3V,但是还是有纹波。不同的驱动电流对纹波影响不大。

下图是配置done管脚后的波形。

5)检查是否是走线影响

最开始示波器采样时间设置过长,以为是20Hz左右的震荡,看了一圈信号没有这个频率的。后来抱着试一试的态度,测试了某个与done走线平行的无用 fpga IO信号,发了震荡频率为20MHz,是这个信号影响的。

ch1:IO信号 ch2:fpga done 信号

在fpga重新配置这个IO信号为常低,done信号正常。

所以在测试时,低频周期性信号不一定是实际的,还是要看看是不是高频信号,多测试几次。

3.结论

并行走线的周期性信号引起了done信号的波动。

相关推荐
maverick_11115 小时前
【FPGA】 在Verilog中,! 和 ~ 的区别
fpga开发
黄埔数据分析2 天前
QDMA把描述符当数据搬移, 不用desc engine
fpga开发
南檐巷上学2 天前
基于FPGA的正弦信号发生器、滤波器的设计(DAC输出点数受限条件下的完整正弦波产生器)
fpga开发·数字信号处理·dsp·dds
嵌入式-老费2 天前
Linux Camera驱动开发(fpga + csi rx/csi tx)
fpga开发
ALINX技术博客3 天前
【202601芯动态】全球 FPGA 异构热潮,ALINX 高性能异构新品预告
人工智能·fpga开发·gpu算力·fpga
JJRainbow3 天前
SN75176 芯片设计RS-232 转 RS-485 通信模块设计原理图
stm32·单片机·嵌入式硬件·fpga开发·硬件工程
s9123601013 天前
FPGA眼图
fpga开发
北京青翼科技3 天前
【PCIe732】青翼PCIe采集卡-优质光纤卡- PCIe接口-万兆光纤卡
图像处理·人工智能·fpga开发·智能硬件·嵌入式实时数据库
minglie13 天前
verilog信号命名规范
fpga开发
XINVRY-FPGA3 天前
中阶FPGA效能红线重新划定! AMD第2代Kintex UltraScale+登场,记忆体频宽跃升5倍
嵌入式硬件·fpga开发·硬件工程·dsp开发·fpga