FPGA DONE信号震荡

FPGA DONE信号震荡

1.前言

还是用的安陆的fpga。测试的时候,有两片fpga,一片正常,一片done信号拉高后有震荡。

2.原因

1)检查是否是驱动LED导致(不是)

去掉led串接电阻,仍有震荡。

2)检查是否fpga 电源有波动(不是)

3)检查是否是上拉到vccio的电阻值太大或者太小(不是)

更换电阻,发现还是有震荡。

4)检查是否是done信号在fpga里未做配置(不完全是)

配置电平驱动电流后,确实有影响。电压幅值从2.6V变成3.3V,但是还是有纹波。不同的驱动电流对纹波影响不大。

下图是配置done管脚后的波形。

5)检查是否是走线影响

最开始示波器采样时间设置过长,以为是20Hz左右的震荡,看了一圈信号没有这个频率的。后来抱着试一试的态度,测试了某个与done走线平行的无用 fpga IO信号,发了震荡频率为20MHz,是这个信号影响的。

ch1:IO信号 ch2:fpga done 信号

在fpga重新配置这个IO信号为常低,done信号正常。

所以在测试时,低频周期性信号不一定是实际的,还是要看看是不是高频信号,多测试几次。

3.结论

并行走线的周期性信号引起了done信号的波动。

相关推荐
坏孩子的诺亚方舟16 天前
FPGA系统架构设计实践15_高云Arora V系列时钟体系
fpga开发·系统架构
FPGA小徐16 天前
入门 CNN 结构全解析|从流程图理论到 FPGA Verilog 硬件实现(含习题带讲解)
fpga开发
FPGA小徐16 天前
FPGA 数字信号处理:并行 FIR 与串行滤波器设计原理、对比与完整 Verilog 实现
fpga开发
Saniffer_SH17 天前
【高清视频】Gen6 服务器还没到,Gen6 SSD 怎么测?Emily 现场演示三种测试环境
人工智能·驱动开发·测试工具·缓存·fpga开发·计算机外设·压力测试
zlinear数据采集卡17 天前
双核架构深度解析:ARM+FPGA如何让数据采集卡实现500Ksps高性能?
arm开发·fpga开发·架构
9527华安18 天前
FPGA实现GTH Transceivers Wizard传输2路视频,基于aurora 8b10b编解码架构,提供4套工程源码和技术支持
fpga开发·gth·aurora 8b10b·transceivers
FPGA小徐18 天前
FPGA 数字信号处理(二):并行 FIR 滤波器的 Verilog 全流程设计与实现
fpga开发
国科安芯18 天前
基于AS32S601ZIT2型抗辐照MCU的商业航天卫星姿态确定与控制系统研究
单片机·嵌入式硬件·安全·fpga开发·架构·risc-v
ALINX技术博客18 天前
【黑金云课堂】FPGA技术教程FPGA基础:I2C 总线通信技术
fpga开发·i2c
Hello-FPGA18 天前
Xilinx KU040 FPGA Camera Link 图像采集
c++·fpga开发