DDR4系列之ECC功能(十二)

一、 概况

在上一章节我们把DDR的乒乓操作的代码进行了讲解,在本章节来进行验证功能,使用两个模块来产生数据并接收数据。产生递增数据,可以通过接收数据的值,来验证数据的传输。

二、 流程框图

三、 send_data_ctrl模块

模块接口列表:

产生递增数据,控制信号已经将DDR_0的DDR_1分开,不会重叠,所以可以直接使用DDR_0和DDR_1的数据有效信号产生连续的递增数据。

四、 recv_data_ctrl模块

模块接口列表:

将DDR_0和DDR_1读出的数据作为接收数据

因为发送的数据为递增数据,这里就使用递增数据来验证读出的数据。

五、 仿真验证

1、Send_data_ctrl模块仿真波形:

可以看到通过DDR_0和DDR_1交替发送数据。

在工程中,设置了DDR的最大内存大小为'h40000。

在DDR翻转时刻,可以看出每4096个数据翻转一次。

2、Recv_data_ctrl模块仿真波形:

DDR_0和DDR_1的读数据为接收的数据,通过递增数据验证,可以看到error为0,证明数据的乒乓传输正常。

六、 总结

本章节使用递增数据验证了DDR的乒乓操作,并通过仿真波形可以看出数据的发送和接收过程,下一章节我们使用dds生成sin波形来进行验证,并通过仿真来观察数据在各自DDR中的传输过程。

本文章由威三学社出品

对课程感兴趣可以联系

相关推荐
千歌叹尽执夏10 小时前
FPGA:自定义AXI-FIFO主机接口(含versal读写工程)
fpga开发·ddr4·axi总线·versal·自定义fifo
黑客思维者8 天前
XGW-9000 网关 DDR4/LPDDR4 内存子系统信号完整性仿真细化设计
开发语言·python·嵌入式硬件·ddr4·信号仿真
GateWorld10 天前
性能飞跃:DDR4特性解析与FPGA实战指南
fpga开发·信号完整性·ddr3·ddr4
深圳市尚想信息技术有限公司23 天前
CXDQ2BFAM-CE-B存储器DDR4内存芯片CXMT长鑫存储 集成电路芯片解析
芯片·存储器·ddr4·内存芯片·长鑫存储·cxmt
尤老师FPGA1 个月前
DDR4系列之ECC功能(六)
fpga开发·ddr4
brave and determined2 个月前
硬件-内存学习DAY20——GDDR6革命:显存技术如何重塑游戏与AI未来
嵌入式硬件·ddr·ddr4·ddr5·ddr6·内存原理·内存技术
chenlance5 个月前
PCIE4.0/5.0/DDR4/DDR5使用以及布局布线规则-集萃
serdes·ddr4·ddr5·pcie4.0·pcie5.0
Tipriest_5 个月前
如何判断自己的电脑或主机是否支持DDR5内存?
电脑·内存·ddr4·ddr5·主机检测工具
尤老师FPGA5 个月前
使用DDR4控制器实现多通道数据读写(十九)
ddr4