相关推荐
我叫洋洋6 天前
Allegro 画布“垃圾显示“清理指南：把板子调成干净工作台（实战总结）我叫洋洋12 天前
Cadence 16.6 从 OrCAD Capture 原理图到 Allegro PCB 全流程（含 5 个常见坑）jianpeng的工程笔记1 个月前
WeKnora 搭建研发 EDA 知识库：Docker 部署、RAG 与 Wiki 实践Eloudy2 个月前
全文 - Scale-up fabricsEloudy2 个月前
源码编译安装 yosys 在 ubuntu 上Eloudy2 个月前
X 功能的 docker 配置泛联新安5 个月前
国产化FPGA测试工具链--让你的FPGA设计验证更高效、更安全、更自主泛联新安5 个月前
VHawk-Lint——军工FPGA/ASIC设计质量自主可控的基石DarrenHChen_EDA6 个月前
【Backend Flow工程实践 27】Backend Script Template：一个可维护的后端脚本体系应该如何组织？DarrenHChen_EDA6 个月前
【Backend Flow工程实践 21】DRC / Antenna / Metal Fill：为什么 route 之后还远没有结束？