eda

What is RISC-V?RISC-V is an open and free instruction set architecture (ISA) that forms the basis for designing computer processors, microcontrollers, and other hardware components. It stands out for its open nature, modularity, and simplicity. Originating from the Univ

FPGA Prototyping vs EmulationFPGA Prototyping vs. EmulationOne way to visualize the difference between Prototyping and Emulation is with a “spider chart” (named for its resemblance to a spider’s web). The Prototyping vs. Emulation spider chart below highlights the differences between

Cadence：Conformal系列形式验证工具Conformal 工具最早由Verplex Systems开发。Verplex是一家专注于形式验证工具开发的公司，其核心产品是Conformal等效性检查工具。由于其技术的先进性和市场需求，Verplex的 Conformal工具迅速在半导体行业内获得了认可。

EDA设计学习笔记2：STM32F103C8T6最小系统板的仿绘今日开始仿制练习一个STM32F103C8T6最小系统板，通过对这个最小系统板的仿制，达到对自己PCB设计的练习的目的，最终目标是自己设计出一块PCB，做一个OLED的桌面小摆件......

EDA365电子论坛

【派兹互连·SailWind】美国瞄准“小华为”有“小华为”之称的海能达遭遇了来自美国方面的压力。近日，海能达紧急发公告称，公司收到美国法院的判令，临时被禁止在全球范围内销售双向无线电技术的产品，并处以每天100万美元的罚款，直至公司完全遵守禁诉令之时止。当天，海能达股价一字跌停。

LSF 主机状态 unreach 分析在LSF集群运行过程中，有主机状态变为 unreach。熟悉LSF的朋友都知道主机状态为 unreach 表示主机上的 SBD 服务中断服务了，但其它服务 LIM 和 RES 还在正常运行。

FPGA学习日志：Verilog仿真文件的写法目录一、Verilog与仿真1.1 Verilog的概念1.2 仿真与仿真文件1.3 仿真的重要性二、Verilog仿真文件的写法

2. 分享三篇早期的FPGA 布局布线论文Larry MCMURCHIE, Carl EBELING. PathFinder: A Negotiation-Based Performance-Driven Router for FPGAs, February 1996[J/OL]. February 1996

docker 使用 vcs/2018 Verdi等 eda 软件好不容易在ubuntu 安装好了eda软件，转眼就发现了自己的无知。有博主几年前就搞定了docker上的EDA工具。而且更全，更简单。只恨自己太无知啊。

Tcl基础知识Tcl 语言的全称 Tool Command Language，即工具命令语言。这种需要在 EDA 工具中使用的相当之多，或者说几乎每个 EDA 工具都支持 Tcl 语言，并将它作为自己的命令shell。静态时序分析中多用的 Synopsys Tcl 语言，主要服务于 IC设计，其他的FPGA厂商比如 Xilinx的 .ucf文件 .xdc文件也都是 Tcl 语言编写，这与 Synopsys 半导体公司的 Tcl 语言基本相同。所以这里对Tcl进行一个简单的学习。

System Verilog-packed array以及unpacked array如下声明：维度在标识符前面的部分称为packed array，在标识符后面的部分称为unpacked array，一维的pakced array也称为vector。