eda

Virtuoso ADE采用Spectre仿真中出现MOS管最小长宽比满足要求依然报错的情况解决方法在ADE仿真中错误问题如下： ERROR (CMI-2440): "xxx.scs" 46338: I2.M1: The length, width, or area of the instance does not fit the given lmax-lmin, wmax-wmin, or areamax-areamin range for any model in the I2.M3.nch_hvt' group. The channel width is 1.500000e-07 and leng

【今日半导体行业分析】2025年3月24日在半导体产业的精密制造流程中，探针卡作为晶圆测试的核心部件，发挥着举足轻重的作用。它如同一位精密的 “电子医生”，在芯片封装前对其进行全面的电性能检测，确保只有高质量的芯片进入后续环节。今天，让我们一同深入剖析半导体探针卡行业的核心动态与趋势，为行业从业者提供有价值的参考。

【今日EDA行业分析】2025年3月24日在半导体产业的精密体系中，EDA 软件宛如一颗璀璨的明珠，其重要性不言而喻。它不仅是集成电路设计的核心支撑，更是连接芯片设计、制造、封装与测试各环节的关键纽带。今天，让我们一同深入剖析 EDA 软件行业的现状以及中国在其中的发展动态。

【硬件介绍】Type-C接口详解在USB Type-C的生态系统中，DFP（Downstream Facing Port）和UFP（Upstream Facing Port）是两个重要的角色，它们定义了设备在USB Type-C连接中的供电和数据传输方向。

【Verdi实用技巧-Part2】本篇文章继续介绍Verdi的实用技巧；FSDB: Fast Signal Data Base(就是快速的波形文件): The FSDB stores the simulation results in an effcient and compact format foramt; 使用system tasks对verilog/VHDL设计文件来dump values into FSDB during simulation.

【DC简介--Part1】Designer Compiler(DC)就是对应着芯片设计流程中的synthesis(综合)。即：综合就是把行为级的RTL代码在工艺、面积和时序等约束下转换成相对应的门级网表；即对应着将RTL代码编译成实际电路的过程。综合主要包括三个阶段：转换(translation)、优化(optimization)与映射(mapping)。

HDLBits训练6时间：2024.12.25按照Fsm1的逻辑书写也可以这段代码实现了一个简单的有限状态机（FSM）的逻辑部分，根据输入in以及当前状态state来确定下一状态next_state，同时根据当前状态产生相应的输出out。该有限状态机使用了独热码（One-Hot Encoding）来对状态进行编码，也就是每个状态用一个单独的位来表示，在任意时刻只有一位为1，其余位为0。

HDLBits训练4时间：2024.12.23注意敏感信号的写法注：byteena[1]控制输入数据d的高八位，byteena[0]控制输入数据d的低八位，未被控制部分保持输出。

HDLBits训练5时间：2024.12.24这段代码实现了一个 4 - 位 BCD 计数器。每个十进制数位由 4 位二进制数表示。代码中定义了 4 个一位的 BCD 计数器（bcd0、bcd1、bcd2和bcd3）分别代表个位、十位、百位和千位。

HDLBits训练3时间：2024.12.22这段 Verilog 代码实现了一个简单的 3 位宽的加法器功能，能够对两个 3 位输入信号 a 和 b 进行加法运算，同时考虑了低位向高位的进位输入 cin，并输出相应的 3 位和 sum 以及每一位产生的进位 cout。

三贝勒文子

深入解析：Sklansky Adder（斯克兰斯基加法器）原理、优缺点及实现细节目录1. Sklansky Adder的工作原理1.1 什么是Sklansky Adder？1.2 基本构成

EDA软件研发的DevOps平台DevOps是十几年前，在互联网比较火的词，实际上就是ci/cd平台的另外一种说法，核心是说打破研发，测试，运维的边界，能够将整个产品开发的流程快速循环起来，随时可发版，随时可测试，达到敏捷开发的目的。当然，这里还牵扯到大量的线上发布，自动化测试的手段。

What is RISC-V?RISC-V is an open and free instruction set architecture (ISA) that forms the basis for designing computer processors, microcontrollers, and other hardware components. It stands out for its open nature, modularity, and simplicity. Originating from the Univ

FPGA Prototyping vs EmulationFPGA Prototyping vs. EmulationOne way to visualize the difference between Prototyping and Emulation is with a “spider chart” (named for its resemblance to a spider’s web). The Prototyping vs. Emulation spider chart below highlights the differences between

Cadence：Conformal系列形式验证工具Conformal 工具最早由Verplex Systems开发。Verplex是一家专注于形式验证工具开发的公司，其核心产品是Conformal等效性检查工具。由于其技术的先进性和市场需求，Verplex的 Conformal工具迅速在半导体行业内获得了认可。

EDA设计学习笔记2：STM32F103C8T6最小系统板的仿绘今日开始仿制练习一个STM32F103C8T6最小系统板，通过对这个最小系统板的仿制，达到对自己PCB设计的练习的目的，最终目标是自己设计出一块PCB，做一个OLED的桌面小摆件......

EDA365电子论坛

【派兹互连·SailWind】美国瞄准“小华为”有“小华为”之称的海能达遭遇了来自美国方面的压力。近日，海能达紧急发公告称，公司收到美国法院的判令，临时被禁止在全球范围内销售双向无线电技术的产品，并处以每天100万美元的罚款，直至公司完全遵守禁诉令之时止。当天，海能达股价一字跌停。

LSF 主机状态 unreach 分析在LSF集群运行过程中，有主机状态变为 unreach。熟悉LSF的朋友都知道主机状态为 unreach 表示主机上的 SBD 服务中断服务了，但其它服务 LIM 和 RES 还在正常运行。

FPGA学习日志：Verilog仿真文件的写法目录一、Verilog与仿真1.1 Verilog的概念1.2 仿真与仿真文件1.3 仿真的重要性二、Verilog仿真文件的写法

2. 分享三篇早期的FPGA 布局布线论文Larry MCMURCHIE, Carl EBELING. PathFinder: A Negotiation-Based Performance-Driven Router for FPGAs, February 1996[J/OL]. February 1996