eda

暮雪倾风10 天前
接口·eda·电路·type-c
【硬件介绍】Type-C接口详解在USB Type-C的生态系统中，DFP（Downstream Facing Port）和UFP（Upstream Facing Port）是两个重要的角色，它们定义了设备在USB Type-C连接中的供电和数据传输方向。
中古传奇13 天前
eda
【Verdi实用技巧-Part2】本篇文章继续介绍Verdi的实用技巧；FSDB: Fast Signal Data Base(就是快速的波形文件): The FSDB stores the simulation results in an effcient and compact format foramt; 使用system tasks对verilog/VHDL设计文件来dump values into FSDB during simulation.
中古传奇24 天前
eda
【DC简介--Part1】Designer Compiler(DC)就是对应着芯片设计流程中的synthesis(综合)。即：综合就是把行为级的RTL代码在工艺、面积和时序等约束下转换成相对应的门级网表；即对应着将RTL代码编译成实际电路的过程。 综合主要包括三个阶段：转换(translation)、优化(optimization)与映射(mapping)。
stm 学习ing1 个月前
经验分享·笔记·fpga开发·fpga·eda·verilog hdl·vhdl
HDLBits训练6时间：2024.12.25按照Fsm1的逻辑书写也可以这段代码实现了一个简单的有限状态机（FSM）的逻辑部分，根据输入in以及当前状态state来确定下一状态next_state，同时根据当前状态产生相应的输出out。该有限状态机使用了独热码（One-Hot Encoding）来对状态进行编码，也就是每个状态用一个单独的位来表示，在任意时刻只有一位为1，其余位为0。
stm 学习ing1 个月前
经验分享·笔记·fpga开发·课程设计·fpga·eda·verilog hdl
HDLBits训练4时间：2024.12.23注意敏感信号的写法注：byteena[1]控制输入数据d的高八位，byteena[0]控制输入数据d的低八位，未被控制部分保持输出。
stm 学习ing1 个月前
c语言·fpga开发·fpga·eda·hdlbits·pld·hdl语言
HDLBits训练5时间：2024.12.24这段代码实现了一个 4 - 位 BCD 计数器。每个十进制数位由 4 位二进制数表示。代码中定义了 4 个一位的 BCD 计数器（bcd0、bcd1、bcd2和bcd3）分别代表个位、十位、百位和千位。
stm 学习ing1 个月前
c语言·经验分享·笔记·算法·fpga·eda·verilog hdl
HDLBits训练3时间：2024.12.22这段 Verilog 代码实现了一个简单的 3 位宽的加法器功能，能够对两个 3 位输入信号 a 和 b 进行加法运算，同时考虑了低位向高位的进位输入 cin，并输出相应的 3 位和 sum 以及每一位产生的进位 cout。
三贝勒文子2 个月前
eda·逻辑综合
深入解析：Sklansky Adder（斯克兰斯基加法器）原理、优缺点及实现细节目录1. Sklansky Adder的工作原理1.1 什么是Sklansky Adder？1.2 基本构成
tiger1192 个月前
ci/cd·fpga·devops·eda
EDA软件研发的DevOps平台DevOps是十几年前，在互联网比较火的词，实际上就是ci/cd平台的另外一种说法，核心是说打破研发，测试，运维的边界，能够将整个产品开发的流程快速循环起来，随时可发版，随时可测试，达到敏捷开发的目的。当然，这里还牵扯到大量的线上发布，自动化测试的手段。
思尔芯S2C4 个月前
fpga开发·soc·risc-v·eda·fpga原型验证·prototyping·verification
What is RISC-V?RISC-V is an open and free instruction set architecture (ISA) that forms the basis for designing computer processors, microcontrollers, and other hardware components. It stands out for its open nature, modularity, and simplicity. Originating from the Univ
思尔芯S2C4 个月前
fpga开发·eda·fpga原型验证·硬件仿真·emulation·prototyping·s2c
FPGA Prototyping vs EmulationFPGA Prototyping vs. EmulationOne way to visualize the difference between Prototyping and Emulation is with a “spider chart” (named for its resemblance to a spider’s web). The Prototyping vs. Emulation spider chart below highlights the differences between
日晨难再7 个月前
cadence·eda·conformal
Cadence：Conformal系列形式验证工具Conformal 工具最早由Verplex Systems开发。Verplex是一家专注于形式验证工具开发的公司，其核心产品是Conformal等效性检查工具。由于其技术的先进性和市场需求，Verplex的 Conformal工具迅速在半导体行业内获得了认可。
NULL指向我8 个月前
笔记·学习·eda
EDA设计学习笔记2：STM32F103C8T6最小系统板的仿绘今日开始仿制练习一个STM32F103C8T6最小系统板，通过对这个最小系统板的仿制，达到对自己PCB设计的练习的目的，最终目标是自己设计出一块PCB，做一个OLED的桌面小摆件......
EDA365电子论坛9 个月前
华为·eda
【派兹互连·SailWind】美国瞄准“小华为”有“小华为”之称的海能达遭遇了来自美国方面的压力。近日，海能达紧急发公告称，公司收到美国法院的判令，临时被禁止在全球范围内销售双向无线电技术的产品，并处以每天100万美元的罚款，直至公司完全遵守禁诉令之时止。当天，海能达股价一字跌停。
boshushuoshuo1 年前
eda·lsf·unreach
LSF 主机状态 unreach 分析在LSF集群运行过程中，有主机状态变为 unreach。熟悉LSF的朋友都知道主机状态为 unreach 表示主机上的 SBD 服务中断服务了，但其它服务 LIM 和 RES 还在正常运行。
长安er1 年前
学习·fpga开发·verilog·eda·仿真文件·hdl
FPGA学习日志：Verilog仿真文件的写法目录一、Verilog与仿真1.1 Verilog的概念1.2 仿真与仿真文件1.3 仿真的重要性二、Verilog仿真文件的写法
中年阿甘1 年前
fpga开发·强化学习·eda
2. 分享三篇早期的FPGA 布局布线论文Larry MCMURCHIE, Carl EBELING. PathFinder: A Negotiation-Based Performance-Driven Router for FPGAs, February 1996[J/OL]. February 1996
幻影盖伊1 年前
docker·容器·eda·vcs2018
docker 使用 vcs/2018 Verdi等 eda 软件好不容易在ubuntu 安装好了eda软件，转眼就发现了自己的无知。有博主几年前就搞定了docker上的EDA工具。而且更全，更简单。只恨自己太无知啊。
apple_ttt1 年前
fpga开发·fpga·eda·tcl
Tcl基础知识Tcl 语言的全称 Tool Command Language，即工具命令语言。这种需要在 EDA 工具中使用的相当之多，或者说几乎每个 EDA 工具都支持 Tcl 语言，并将它作为自己的命令shell。 静态时序分析中多用的 Synopsys Tcl 语言，主要服务于 IC设计，其他的FPGA厂商比如 Xilinx的 .ucf文件 .xdc文件也都是 Tcl 语言编写，这与 Synopsys 半导体公司的 Tcl 语言基本相同。所以这里对Tcl进行一个简单的学习。
mrbone111 年前
fpga开发·verilog·system verilog·eda
System Verilog-packed array以及unpacked array如下声明：维度在标识符前面的部分称为packed array，在标识符后面的部分称为unpacked array，一维的pakced array也称为vector。