RDMA设计29:RoCE v2 发送及接收模块设计2

本博文主要交流设计思路,在本博客已给出相关博文约150篇,希望对初学者有用。注意这里只是抛砖引玉,切莫认为参考这就可以完成商用IP设计。

(1)RoCE v2 发送模块

RoCE v2 发送模块的具体工作为将发送队列及接收队列条目中的信息转换为AXI-Stream 接口形式的网络帧,即 SEND 单元、READ 单元、WRITE 单元(后统称为请求生成单元)将发送队列条目转换为 SEND、READ、WRITE 包;ACK 单元和REP 单元(后称为应答生成单元)将接收队列条目转换为 ACK、REP 包。其中在发送 WRITE 包或 REP 包时,需要与 DMA 控制器进行交互并读取内存中的数据。

由于请求生成单元和应答生成单元并不是所有时刻都需要与 DMA 控制器进行数据交互,所以这里使用两个状态机分别控制请求生成和应答生成流程,以此来提高系统工作效率、降低响应延迟。RoCE v2 发送模块由一个请求状态机、一个应答状态机、一个二选一 MUX、五个生成单元和异常处理单元组成。

B站已给出相关性能的视频,如想进一步了解,请搜索B站用户:专注与守望

https://www.bilibili.com/video/BV1mPV5eCE8z/?spm_id_from=333.337.search-card.all.click\&vd_source=c355545d27a44fe96188b7caefeda6e7

相关推荐
leisoo809714 小时前
100GBA股股票数据怎么存ClickHouseRedisMySQLJSON完整对比
大数据·linux·服务器·开发语言·python
码上上班16 小时前
tengine知识点
linux·服务器·centos
雾时之林18 小时前
Linux--软件管理、源码包安装
linux·服务器·数据库
物质波波波19 小时前
WS-RPE:面向边缘物理AI实时特征值计算的硬件工作窃取调度器与冗余PE激活架构
人工智能·fpga开发·架构·系统架构·硬件架构
我爱C编程1 天前
基于FPGA的DSB调制解调系统verilog开发
fpga开发·verilog·fpga·dsb
Sylvia33.1 天前
从轮询到推送:足球数据API架构演进与火星数据技术拆解
java·服务器·网络·python·websocket·架构
RisunJan1 天前
Linux命令-sshd(SSH 服务器守护进程)
linux·服务器·ssh
zlinear数据采集卡1 天前
USB HS 480M高速传输与SRAM记录仪:DABM-D223数据存储系统全解析
arm开发·嵌入式硬件·fpga开发·开源
逻辑诗篇1 天前
基于 XCVU13P 的 4 路 100G 光纤 PCIe 处理板 PCIE727 硬件规格全解析
fpga开发
程序员老陆1 天前
说一说FFmpeg6在Linux平台的编译
linux·运维·服务器·ffmpeg