全新的系统级芯片（SoC）硅平台可在更低的体积、重量、功耗、成本和散热需求下，加速 Open RAN 无线电（Radio）产品的开发。
该解决方案集成了功率放大器（PA）的数字预失真（DPD）、无源互调（PIM）消除、Split 7.2X 支持，以及以太网或 JESD 接口支持。
MaxLinear Sierra 的功能特性将于 2024 年在巴塞罗那举行的世界移动通信大会（MWC 2024）上进行展示。
加州卡尔斯巴德------（BUSINESS WIRE）------无线基础设施芯片解决方案领导者 MaxLinear, Inc.（纳斯达克：MXL）今日宣布推出 MXL17xxx 系列器件（"Sierra"）。该系列是一款高度集成的 SoC，专为 4G/5G Open Radio Access Network（RAN）无线单元（RU）优化设计。Sierra 是一款创新的单芯片平台，可灵活支持多种 RU 应用，包括传统宏站（Macro）、大规模 MIMO、微蜂窝（Picocell）、一体化小基站等。
Sierra 将以下子系统集成于单一芯片中，为 Open RU（O-RU）提供完整的软件可编程无线信号处理引擎：
- 支持最高 8 路发射、8 路接收和 2 路反馈接收的射频收发器
- 数字前端（DFE），包括 DPD、峰均比削减（CFR）和无源互调（PIM）消除
- 支持 5G、4G 和 NB-IoT 空口的 Low-PHY 基带处理器
- O-RAN Alliance Split 7.2x 前传接口
MaxLinear 无线基础设施高级总监 Sean Martin 表示："基础设施厂商一直在等待一种开放市场的芯片解决方案，使其能够在不牺牲性能或成本的前提下开发 O-RU。通过在 Sierra 中集成我们最高性能的射频和系统技术，MaxLinear 正在帮助无线电设备厂商以更低的体积、重量和功耗，更快速、更具成本效益地开发新一代 O-RU。"
Sierra 的高度系统级集成打造了一个功能丰富、高性能、低功耗、低板级面积和低实现成本的 RU 构建模块，减少了对多颗 FPGA/ASIC 的需求，大幅简化了新 O-RU 的开发。设计人员只需在 Sierra 芯片基础上增加合适的射频前端，即可快速构建新的宏站或微蜂窝 O-RU；而大规模 MIMO O-RU 则可通过多颗 Sierra 芯片阵列化，并连接至集中式波束赋形解决方案来实现。该模块化和灵活性使 Sierra 成为理想的无线平台构建单元，能够最大化设计复用并显著加快新 O-RU 的开发进程。
Dell'Oro Group 副总裁兼分析师 Stefan Pongratz 表示："Open RAN 的发展势头持续增强，预计到 2028 年将占全球 RAN 收入的 20% 至 30%。像 Sierra 这样经过优化的现成 O-RU 芯片解决方案，对于推动无线设备供应商多样化至关重要。"
Sierra 的核心是 MaxLIN™，即 MaxLinear 经现场验证、业界领先的宽带功率放大器数字预失真（DPD）解决方案，支持最高 400MHz 的占用带宽。MaxLIN 的线性化性能在满足第三代合作伙伴计划（3GPP）和美国联邦通信委员会（FCC）杂散发射要求的同时仍具备充足裕量，并能实现高 PA 效率，从而降低 RU 能耗，使无线电设备更轻、更具成本优势。MaxLIN 的先进算法可同时补偿长期与短期非线性效应，包括 GaN 电荷俘获和热瞬态效应，这对高功率宏站应用至关重要。该方案可灵活支持不同 PA 架构、工艺和功率等级，覆盖从宏站到微蜂窝的所有 RU 应用场景。此外，OEM 也可利用 Sierra 片上计算资源实现自有 DPD 算法。
关于 Sierra 的更多信息
Sierra 的射频收发器采用低功耗、宽带零中频（ZIF）架构，支持 8 路发射（TX）、8 路接收（RX）以及 2 路反馈接收（FBRX）。每路 RX 支持最高 400MHz 的宽带信号，每路 TX 和 FBRX 支持最高 900MHz 的信号带宽。该芯片可工作于 8T8R 单频段模式，或 2×4T4R 多频段配置。
数字前端（DFE）集成了 DPD、CFR、无源互调消除（PIMC）、数字上变频（DUC）和数字下变频（DDC）模块。MaxLinear 的先进 DPD/CFR 技术 MaxLIN™ 可在最高 400MHz 占用带宽下实现 PA 线性化，在满足频谱掩模要求的同时显著提升 PA 能效。PIMC 模块可消除上行链路中的无源互调产物，提高接收灵敏度，并降低对昂贵射频滤波器的要求。DUC/DDC 支持每路发射和接收最多 8 个载波聚合分量。
Low-PHY 基带处理器支持 4G、5G 和 NB-IoT 空口，包括上行 PRACH 处理。每条发射和接收链路最多可处理 8 个载波分量（CC），支持 15kHz、30kHz 和 60kHz 的子载波间隔（SCS），并可通过软件配置以支持动态频谱共享（DSS）、带宽部分、混合数值制式和加窗等功能。
Sierra 支持 O-RAN 前传 Split Option 7.2x Category A 接口，最多可提供 4 个 10Gb/s 或 25Gb/s 以太网接口。
Sierra 集成了一颗用于系统控制的嵌入式 CPU，为四核 Arm® A53 处理器，支持 Neon™ 扩展。每个 Arm® 核心配备 1MB 片上 SRAM，并可通过 DDR 控制器访问最高 8GB 的外部 DRAM。
Sierra 供货信息
Sierra 采用 31mm × 31mm 的倒装球栅阵列（FCBGA）封装，将于 2024 年 3 月开始向首批客户提供样品。样片配套提供评估平台、软件和工具，以支持早期系统开发。
MaxLinear 将于 2024 年 2 月 26 日至 2 月 29 日在世界移动通信大会（MWC）期间，于 2 号馆会议室 2A54MR 和 2A63MR 举办关于其无线解决方案的技术交流活动。