1. PR_Boundary (Place and Route Boundary / Physical Block Boundary)
这是最常用、最核心的一个概念。
-
是什么 ：
PR_Boundary指的是在层次化设计流程中，一个物理模块（Physical Block）的轮廓边界。这个模块可以是一个标准单元、一个宏模块（Macro，如SRAM、PLL）、一个由你团队完成的子模块（如CPU Core），或者整个芯片顶层（Top Level）。 -
作用：
-
布局约束 ：工具（如Innovus, ICC2）会强制所有属于该模块的单元、走线、物理器件都必须放置在这个边界内部。
-
抽象与接口 ：在层次化设计中，上级模块只需知道下级模块的
PR_Boundary、端口位置和金属层阻塞信息，而无需其内部细节，这大大简化了顶层设计的复杂度。 -
间距检查 ：模块与模块之间、模块与芯片边缘之间需要满足的最小间距规则，其基准就是各自的
PR_Boundary。
-
-
简单理解 ：一个物理模块的"房产证红线"。你在自己家（模块内）可以自由安排，但不能越过这条线，并且要和邻居家的红线保持规定距离。
2. Chip_Boundary (Die Boundary)
这是芯片制造和封装层面的概念。
-
是什么 ：
Chip_Boundary指的是整个硅芯片裸片（Die）的实际切割边缘。它是芯片物理实体的最终边界。 -
作用：
-
划片槽定义 ：芯片制造中，多个Die会做在同一片晶圆上，然后用锯刀切割分开。
Chip_Boundary内侧需要预留划片槽（Scribe Line） 的区域，用于切割和放置测试结构。 -
密封环 ：为了保护芯片内部电路免受外界湿气、杂质和机械应力的影响，通常在
Chip_Boundary内侧 紧邻的地方，会放置一圈密封环（Seal Ring）。Seal Ring本身有复杂的层结构。 -
绝对禁止区域 ：任何有源电路、走线、器件都必须严格保持在
Chip_Boundary内侧，并留出足够余量（考虑切割误差和Seal Ring宽度）。任何违反此规则的DRC错误都是致命的。
-
-
与PR_Boundary的关系 ：在顶层（Top Level） ，顶层的
PR_Boundary必须被Chip_Boundary完全包围，并且两者之间要留出划片槽和密封环等所需的空间。你可以认为顶层的PR_Boundary是"可用的电路区域边界"，而Chip_Boundary是"物理硅片的最终边界"。 -
简单理解 ：最终产品的"裁剪线" 。就像一张照片，
Chip_Boundary就是最终冲洗裁剪的边缘，你所有的画面内容都必须远离这个边缘，并留出白边。
3. FinFET_Boundary (或 Pcell Boundary)
这是一个与先进工艺（FinFET技术节点，如16nm, 7nm, 5nm及以下） 密切相关的概念。
-
是什么 ：由于FinFET晶体管的鳍片（Fin）方向是固定的（例如，所有Fin只能沿某个方向排列），并且制造工艺要求非常严格，因此对标准单元的高度、晶体管的布局有极其苛刻的网格化约束。
FinFET_Boundary通常指的是标准单元内部，晶体管有源区（特别是Fin和栅极）必须遵守的一个更精细的、与工艺网格对齐的边界。 -
作用：
-
制造对齐 ：确保单元内的所有Fin和栅极（Poly）精确落在制造工艺要求的网格（Grid） 上，以保证器件性能并满足极高精度的光刻要求。
-
单元拼接 ：当多个标准单元在竖直方向（通常是与Fin垂直的方向）拼接时，它们的
FinFET_Boundary必须完美对齐，以确保鳍片和栅极图案的连续性，避免制造缺陷。 -
DRC检查基础：许多与晶体管相关的DRC规则（如Fin的间距、栅极的间距、Fin与栅极的交叠等）都是基于这个隐形的、网格化的边界来进行检查的。
-
-
与PR_Boundary的关系 ：
FinFET_Boundary是包含在标准单元PR_Boundary内部的一个子约束 。PR_Boundary定义了单元占用的总面积和端口位置，而FinFET_Boundary则定义了单元内部核心器物的精确布局规则。 -
简单理解 ：细胞内部的"DNA双螺旋结构框架"。它规定了构成生命（晶体管功能）的最基本元素（Fin, Poly）必须按照严格的螺旋（网格）结构来排列，否则无法正常工作。