【嵌入式系统设计师】：1. 计算机系统基础21-40

文章目录

计算机系统基础21-40 知识点整理。

8 位补码整数的表示范围与溢出判断 。8 位整数采用补码表示时，能表示的范围是 -128～+127 ，因此只要运算结果超出这个范围，就会发生溢出。题中四个算式里，-127+1=-126、-127-1=-128、127-1=126 都仍在可表示范围内，只有 127+1=128 超出了 8 位补码所能表示的最大正数 +127，因此会产生溢出。这个题目蕴含的关键知识点是：补码运算是否溢出，不看过程是否"进位"，而看结果是否超出该位数补码的表示范围 ，所以正确答案是 C。
地址总线宽度和数据总线宽度的基本含义 。地址总线决定处理器能够寻址的存储空间大小，若地址总线宽度为 n 位 ，则可寻址空间为 2ⁿ 个字节 ；题中内存容量为 4GB = 2³²B ，因此要覆盖全部内存空间，就需要 32 位地址总线 。而数据总线宽度反映处理器一次并行传送数据的位数，通常与机器字长一致；题中字长为 32 位 ，所以数据总线宽度也是 32 位 。因此结合题目信息和答案解析可知：本题的核心知识点是地址总线由可寻址内存空间决定，数据总线由字长决定 ，所以应选 A（地址总线和数据总线的宽度都为 32）。
程序员可见寄存器与处理器内部控制寄存器的区别 。在编写汇编语言程序时，程序员能够直接或间接使用的是程序员可访问寄存器 ，它们参与程序流程控制或数据操作；其中 PC（程序计数器） 用来保存下一条将要执行的指令地址，虽然通常不是像通用寄存器那样随意读写，但在转移、调用、返回等指令作用下，程序执行流程实际上就是围绕 PC 的改变来实现的，因此它属于程序员可访问范围。相比之下，IR（指令寄存器） 、MDR（存储器数据寄存器） 和 MAR（存储器地址寄存器） 主要是 CPU 内部在取指、访存过程中自动使用的寄存器，程序员一般不能在汇编中直接操作。所以本题正确答案是 A（程序计数器 PC）。
输入/输出控制方式的分类 。外设与计算机交换信息时，常见的输入/输出控制方式主要有三种：程序查询方式 、中断方式 和 DMA 方式 。程序查询方式由 CPU 反复检测外设状态；中断方式由外设在准备好后通知 CPU；DMA 方式则由 DMA 控制器直接完成主存和外设之间的大块数据传送，减少 CPU 干预。而 缓冲方式 只是为了缓解 CPU 与外设速度不匹配、提高传输效率而采用的一种辅助机制 ，它并不是和前面三种并列的"输入/输出控制方式"。所以题目蕴含的核心知识点是：要区分"控制方式"和"提高传输效率的辅助手段" ，因此不属于输入/输出控制方式的是 D（缓冲方式）。
CPU 内部各寄存器的典型功能及数据通路识别 。判断这类结构图时，关键不是死记位置，而是看"谁和谁相连、数据怎么流动 "：其中 d 右侧带有"+1 "输入，说明它能自动加 1，这是 程序计数器 PC 的典型特征；b 一方面把信息送往操作控制器 ，说明它存放当前指令并供译码控制使用，所以是 指令寄存器 IR ；与主存直接交换信息 、同时又和 AC、ALU 相连的 a ，用于暂存从主存读出的数据或待写回主存的数据，因此是 数据寄存器 DR ；剩下与主存相连、用于提供访存地址的 c 就是 地址寄存器 AR 。所以四个寄存器依次为 a=DR，b=IR，c=AR，d=PC ，对应 A 。这道题蕴含的核心知识点是：DR 管数据，AR 管地址，IR 管指令译码，PC 管下一条指令地址且常带自增功能。
存储器层次结构中各类存储器的访问速度大小规律 。在计算机中，离 CPU 越近的存储器，访问速度通常越快，容量越小、价格也越高；离 CPU 越远的存储器，速度越慢，但容量更大、成本更低。三者中，Cache 是位于 CPU 和主存之间的高速缓冲，访问速度最快；主存次之；硬盘属于外存，机械或闪存访问都明显慢于主存，因此按存取速度由快到慢应排列为 Cache > 主存 > 硬盘 。这道题蕴含的核心知识点就是：存储系统是按"速度快但容量小"到"速度慢但容量大"分层组织的 ，所以正确答案是 B。
在不同输入/输出传送方式中，如何根据外设工作速度选择效率最高的方法 。题中采样周期为 20 ms ，而 A/D 转换时间只有 25 μs ，说明两次采样之间的间隔远大于一次转换所需时间，CPU 如果采用查询方式 ，就需要反复检测 A/D 是否完成，会在大量无意义等待中浪费时间；无条件传输 要求数据始终就绪，也不适合这种按周期产生数据的设备；"延时采样"本身也不是标准的数据传送控制方式。由于该系统的数据到来是周期性但不频繁 的，最合适的是在 A/D 转换完成后由设备主动通知 CPU，因此采用中断方式 时，CPU 平时可以去做别的工作，等数据准备好再响应读取，整体效率最高。所以本题的核心知识点是：低速、间歇性外设更适合中断方式，高速成块数据才更适合 DMA ，因此应选 B（中断）。
ECC 的含义及其在存储系统中的作用 。ECC 是 Error Checking and Correcting 的缩写，中文通常理解为 自动错误检查与纠正 ，它不仅能够发现数据在存储或传输过程中是否出错，还能对某些类型的错误进行自动纠正，从而提高系统的可靠性和数据完整性。题目中的 A"错误检查"和 B"错误纠正"都只说对了一部分，不够完整；ECC 强调的是既能检错，又能纠错 这一整体功能，因此正确答案是 C 。这道题蕴含的核心知识点就是：ECC 不是单纯检错，也不是单纯纠错，而是一种兼具两种能力的差错控制机制。
转移指令的执行本质和相关寄存器的作用 。无条件转移指令的核心功能是改变下一条将要执行的指令地址 ，而在 CPU 中，专门用来保存"下一条指令地址"的寄存器就是 PC（程序计数器） 。题目又说明采用的是直接寻址 ，表示转移目标地址就直接写在指令的地址码字段中，因此执行这条指令时，就是把指令中的地址码直接送入 PC ，这样 CPU 后续就会从新的地址开始取指执行。相比之下，AR 主要用于暂存访存地址，AC 用于数据运算，ALU 是进行算术逻辑运算的部件，都不是转移目标地址的最终保存位置。所以这道题蕴含的关键知识点是：转移指令通过修改 PC 来实现程序流程改变 ，因此正确答案是 A（PC）。
Cache 与主存地址映像的实现机制 。在程序执行过程中，主存中的某个块该放入 Cache 的哪一行、访问时是否命中、未命中后如何替换，这些操作都要求速度极快，而且对程序员和操作系统应尽量透明，因此并不是由程序员手工调度，也不是由操作系统逐次管理，而是由 专门的硬件电路自动完成 ，例如 Cache 控制器会按直接映像、组相联或全相联等规则完成地址比较和数据调入。题目蕴含的核心知识点是：Cache 是硬件级高速缓冲，其与主存之间的地址映像由硬件自动管理 ，所以正确答案是 A。
总线复用的目的和作用 。所谓总线复用，就是让同一组信号线在不同时间传送不同类型的信息 ，例如先传地址、后传数据，这样做的核心目的不是提高带宽，也不是增加功能，而是用时间分时来节省硬件连线 ，从而减少总线中的信号线数量，降低电路复杂度和成本。因此 A"提高带宽"不对，因为复用往往还可能让同一时刻能传的信息变少；B"增加功能"和 D"提高 CPU 利用率"也都不是总线复用的直接作用。题目蕴含的关键知识点是：总线复用本质上是用时间换空间，以减少连线数量 ，所以正确答案是 C。
CPU 寄存器中"程序员可见"与"对用户透明"两类寄存器的区别 。所谓"对用户完全透明"，就是寄存器虽然在 CPU 内部工作时必不可少，但用户或汇编程序员通常不能直接把它当作操作对象来读写 ，它的内容和变化主要由处理器自动控制。四个选项中，通用寄存器 显然是程序员可直接使用的，不透明；程序计数器 PC 和 状态寄存器 虽然控制程序流程和反映运算状态，也常通过转移、条件判断等方式被程序间接利用，因此一般不算"完全透明"；而 指令寄存器 IR 的作用只是暂存当前取出的指令，供 CPU 译码和执行时内部使用，程序员通常不能直接访问它，所以它才是对用户完全透明 的寄存器，因此正确答案是 B（指令寄存器）。
CPU 控制器中译码器的核心功能 。CPU 在取出一条指令后，需要先分析这条指令"要做什么"，也就是把指令中的操作码 翻译成相应的控制信号，去指挥运算器、寄存器、数据通路等部件完成指定操作，这个过程就叫指令译码 。因此，CPU 中的译码器主要作用是对指令进行译码，而不是地址译码、数据译码，也不是直接负责把多路数据送到 ALU；后者通常属于控制信号作用下的数据通路选择功能。所以这道题蕴含的关键知识点是：译码器的本质任务是把指令操作码"翻译"成控制动作 ，因此正确答案是 B（指令译码）。
计算机五大部件中"中央处理器（CPU）"的组成 。数字计算机通常由运算器、控制器、存储器、输入设备和输出设备 等部分构成，其中输入输出设备往往通过适配器与系统总线连接，而真正负责"处理数据"和"控制整个机器工作流程"的核心部件是运算器和控制器 ，二者合在一起就称为 CPU（中央处理器） 。其中运算器负责算术运算和逻辑运算，控制器负责取指、译码并发出控制信号，指挥各部件协调工作；存储器负责保存程序和数据，不属于 CPU 本体。因此这道题蕴含的核心知识点是：CPU = 运算器 + 控制器 ，所以正确答案是 D。
Cache 与主存的基本特性以及地址映射方式 。Cache 是位于 CPU 和主存之间的高速缓冲存储器，它的容量通常小于主存 ，但访问速度应当快于主存 ，这样才能起到加速作用，因此 A 正确，而 B 说"Cache 的存取速度小于主存"显然与 Cache 的设计目的相反，所以它是不正确的表述；同时，命中率 是衡量 Cache 性能的重要指标，命中率越高，CPU 直接在 Cache 中找到所需信息的概率越大，系统效率也越高，因此 C 正确。D 也正确，因为 Cache 和主存之间确实存在三种典型地址映射方式：全相联、直接映射和组相联 。这道题蕴含的核心知识点是：Cache 的本质是"小容量、高速度"的主存缓冲区，其性能看命中率，映射靠固定的硬件映射方式实现 ，所以错误项是 B。
通道（I/O Channel）与 DMA 的区别及通道的功能特点 。通道和 DMA 都属于输入/输出控制技术，但通道并不等同于 DMA ：DMA 主要是在 CPU 初始化后完成主存与外设之间的数据块传送，而通道功能更强 ，本质上是一种专门负责 I/O 操作的处理部件，能够执行通道程序 ，独立管理数据传输过程，所以 A"通道是和 DMA 相同的一种 I/O 控制部件"是不正确的。其余说法是对的：通道可以控制多台设备，数据传送通过执行通道程序完成，并且按工作方式可分为字节多路通道、选择通道和数组多路通道。这道题的关键知识点是：通道是在 DMA 基础上发展起来的更高级 I/O 控制方式，具有更强的独立控制能力 ，因此错误项是 A。
按地址范围求内存容量 。题中内存按字节编址 ，地址范围从 B4000H 到 DBFFFH ，因此容量要按"末地址 − 首地址 + 1 "计算，即 DBFFFH - B4000H + 1 = 28000H 字节，换算后为 163840B = 160KB ，所以第 37 题应选 C（160K）。
按芯片规格进行存储器容量扩展 。所用芯片规格为 16K × 16bit ，表示每片可存 16K 个 16 位字 ，也就是 16K × 2B = 32KB ；而要构成的总内存容量是 160KB ，因此所需芯片数为 160KB ÷ 32KB = 5 片，所以第 38 题应选 B（5 片） 。37和38题的关键知识点就是：求内存容量时要注意地址区间是含首含尾的，算芯片数量时要先把"位宽容量"换成字节容量再相除。
CPU 各组成部件的分工，尤其是控制器的职责 。在 CPU 中，运算器 主要负责算术和逻辑运算，寄存器组 用于暂存数据和地址，内部总线 负责部件之间的信息传送，而真正负责取指、译码、发出控制信号、协调各部件按顺序工作 的，是控制器 。同时，CPU 在执行程序过程中还可能遇到中断、异常、故障等特殊情况，也需要由控制器根据状态和控制逻辑进行响应与处理，因此题目中所说"不仅要保证指令的正确执行，还要能够处理异常事件 "描述的正是控制器的功能。所以这道题蕴含的核心知识点是：控制器是 CPU 的指挥中心，既负责正常执行流程，也负责异常和中断处理 ，因此正确答案是 B（控制器）。
CRC 码的基本编码格式 。CRC（循环冗余校验）在编码时，先把原来的 k 位数据位 后面补上 r 个 0 ，再用生成多项式进行模 2 除法，所得 r 位余数 作为校验位附加到原数据后面，因此最终形成的 CRC 码字结构就是：前面是 k 个数据位，后面跟 r 个校验位 。也就是说，CRC 的校验位不是插在数据中间，也不是放在前面，而是统一附加在数据尾部 。所以题目蕴含的核心知识点是：CRC 编码结果 = 原数据 + 余数校验位 ，正确答案是 A。