【嵌入式系统设计师】：1. 计算机系统基础41-60

文章目录

计算机系统基础41-60 知识点整理。

定点表示与浮点表示的基本概念和区别 。定点表示法中，小数点的位置是预先约定好的固定位置 ，它只是人为规定在某一位的左边或右边，并不需要实际占用一个存储位 ，因此定点数常分为定点整数和定点小数两类，A 的说法正确；浮点表示法则把一个数写成"尾数 × 基数的阶码次方 "的形式，用阶码和尾数来表示数，C 也正确；在总位数相同的条件下，浮点表示由于引入了阶码，通常能表示更大的数值范围 ，所以 D 也正确。错误的是 B ，因为在定点表示中，占用存储位的是数值本身和符号等信息，小数点本身并不存储，只是默认位置固定而已。
存储器的访问方式分类 。根据题目给出的答案解析，存储系统中的存储器若按"访问方式"来看，可以分为按地址访问的存储器 和按内容访问的存储器 两大类：前者是通过地址来定位和读取信息，后者则是根据存储内容进行匹配访问。题目说"不属于按寻址方式划分的一类存储器 "，这里的关键就是理解"寻址方式"强调的是按地址来访问 ，而相联存储器 是按照存储内容来查找和访问的，属于按内容访问 ，不属于按地址寻址方式划分的那一类存储器。因此结合题目和解析可知，本题的核心知识点是：要区分按地址访问与按内容访问两种不同的存储器访问思想 ，所以正确答案是 C（相联存储器）。
几种 I/O 数据传输方式中 CPU 参与程度的区别 。在程序查询方式 下，CPU 要不断轮询设备状态，几乎全程参与；在中断方式 下，CPU 虽然不必一直等待，但每次数据准备好后仍需响应中断并参与传送；而 DMA（直接存储器存取）方式 的特点是：CPU 只在传送开始前进行初始化设置，在传送结束后进行结果处理或响应完成信号，数据块在传送过程中由 DMA 控制器直接在 I/O 设备和主存之间完成，CPU 无须干预具体传送过程 。题干中的关键信息"CPU 只需在开始和结束时作少量处理，而无需干预数据传送过程 "正是 DMA 的典型特征，因此正确答案是 D（直接存储器存取）。
Cache 写策略中 write through（直写法）的特点 。为了保证 Cache 和主存（Memory）中的数据一致，常见有三种写策略：write through 、post write 和 write back 。其中 write through 的核心思想是：CPU 每次把数据写入 Cache 时，同时也把同样的数据立即写入主存 ，这样 Cache 与主存始终保持一致，实现简单、数据可靠，但写操作速度会受到主存速度影响；而 post write 是先写入 Cache，再把要写主存的数据暂存到写缓冲器 中，由系统稍后写入主存；write back 则是先只修改 Cache，并给该块加上"已修改"标志，等这个 Cache 块被替换时再写回主存。因此题目中属于 write through 特点的是 A：CPU 向 Cache 写入数据时，同时向 Memory 复制一份。
总线带宽的计算方法 。总线带宽表示单位时间内总线能够传送的数据量，计算公式通常是：总线带宽 = 总线工作频率 × 每个时钟周期传送的数据量 。题中系统总线工作频率为 133 MHz ，表示每秒可进行 133×10⁶ 次传输；总线位宽为 32 位 ，也就是每次可并行传送 32 bit = 4 Byte 数据，因此总线带宽为 133 × 4 = 532 MB/s 。所以这道题蕴含的核心知识点是：先把位宽换算成字节数，再乘以工作频率 ，本题答案为 D（532MB） ，更准确地说应理解为 532MB/s。
同一个二进制机器码在原码、补码和反码表示下数值含义不同 这一知识点。对于 5 位定点整数机器码 11111，若按原码理解，最高位是符号位 1 表示负数，其余 4 位 1111 表示数值 15，所以是 -15 ；若按补码理解，5 位补码 11111 表示 -1 ；若按反码理解，11111 是 00000 的按位取反形式，因此表示 -0 。这道题的关键在于：原码看"符号位+数值位"，补码按补码权值求值，反码要注意存在"+0 和 -0"两种零 ，所以答案是 B（-15，-1，-0）。
Cache 与主存地址映像的实现方式 。在程序执行过程中，主存中的数据块装入 Cache 的哪一行、访问时怎样判断命中、未命中后如何替换，这些操作都要求速度非常快，而且对程序员应尽量透明，因此并不是由程序员手工调度，也不是由操作系统逐次管理，而是由 硬件自动完成 的。也就是说，Cache 控制器会按照直接映像、组相联或全相联等规则，自动完成 Cache 与主存之间的地址对应和数据调入。题目蕴含的核心知识点就是：Cache 是硬件级高速缓冲，其地址映像和命中管理主要依靠硬件自动实现 ，所以正确答案是 A。
指令寄存器（IR）的位数与什么因素相关 。指令寄存器的作用是保存当前取出的那一条指令 ，供 CPU 后续进行译码和执行，因此它必须能够完整容纳一条机器指令，所以它的位数应当由指令字长 决定。题目中的其他选项里，存储器容量 影响的是能存多少信息，地址总线宽度 决定可寻址范围，数据总线宽度 决定一次并行传送的数据位数，它们都不是决定 IR 容量的直接因素。题目蕴含的核心知识点就是：IR 是"装指令"的寄存器，一条指令有多少位，IR 就至少要有多少位 ，所以正确答案是 B（指令字长）。
非均衡流水线吞吐率的计算方法 。流水线虽然分成了 4 段，但各段耗时分别为 Δt、2Δt、3Δt、Δt ，由于流水线必须按统一节拍工作，所以节拍由最慢的一段决定 ，这里就是 3Δt 。对连续输入的 8 条指令来说，第 1 条指令通过整个流水线所需时间是各段时间之和，即 Δt + 2Δt + 3Δt + Δt = 7Δt ；从第 2 条开始，每增加 1 条指令，只需再增加一个流水线节拍 3Δt 。因此完成 8 条指令的总时间为 7Δt + (8-1)×3Δt = 28Δt ，所以吞吐率 = 完成的任务数 / 总时间 = 8 / 28Δt 。这道题的关键知识点就是：非均衡流水线的节拍取决于最慢阶段，总时间 = 第一条通过时间 + 其余指令数 × 流水节拍 ，因此答案是 C。
运算器各组成部件的功能分工，以及其中的核心部件 。运算器中通常包含算术逻辑运算单元（ALU） 、累加器、状态寄存器以及数据通路等部分，其中真正负责完成加、减、与、或、比较、移位 等算术和逻辑操作的，是 ALU ，它决定了运算器最基本、最核心的处理能力；累加器主要用于暂存操作数和中间结果，状态寄存器用于保存运算结果的标志位，数据总线则负责数据传送，它们都重要，但不是"完成运算"这一功能的核心。因此题目蕴含的关键知识点是：运算器的核心在于执行算术逻辑运算的部件 ，所以正确答案是 C（算术逻辑运算单元）。
不同类型通道与外设特性的对应关系 。通道按信息交换方式可分为字节多路通道、数据选择通道和数组多路通道 ：其中字节多路通道 适合连接多台低速、字符型 设备，因为它按字节交叉方式工作，能让多个慢速设备共享通道；数据选择通道 更适合一次独占通道、成块传送数据的高速设备；数组多路通道 则适合连接多台高速外设并并行提高利用率。图中 (1) 下方连接的是多台终端，终端属于典型的低速字符设备，因此最适合采用字节多路通道 。这道题的关键知识点就是："终端/键盘/打印机等低速字符设备对应字节多路通道，磁带磁盘等成块高速设备对应后两类通道" ，所以答案是 A。
直接映射 Cache 中主存地址的划分与定位方法 。已知 Cache 容量为 16KB 、块大小为 16B ，所以 Cache 的块数为 16KB ÷ 16B = 1024 = 2^10，说明 块索引（行号）需要 10 位 ；又因为块大小为 16B = 2^4，所以 块内地址需要 4 位 。在 32 位主存地址中，采用直接映射时，地址要划分为 Tag + Index + Offset ，其中 Offset 为 4 位，Index 为 10 位 。把主存地址 1234E8F8H 写成二进制是 00010010001101001110100011111000，取最后 4 位 得块内地址 1000，再往前取 10 位 得 Cache 行号 1010001111，因此装入 Cache 的地址就是 Index + Offset = 10100011111000 ，写成题目选项的分组形式就是 1010 0011 1110 00 ，所以正确答案是 C。
分级存储体系建立的根本原因 。在计算机中，速度快的存储器（如寄存器、Cache）通常容量小、成本高 ，而容量大的存储器（如主存、外存）通常速度慢、成本低 ，三者之间难以同时兼顾，因此计算机采用分级存储结构，把不同速度、容量和成本特性的存储器组合起来，利用程序访问的局部性原理，在整体上尽量做到"既快、又大、还相对便宜"。所以分级存储体系主要是为了解决存储容量、成本和速度之间的矛盾 ，而不是单纯解决主存容量不足、外设访问效率或可靠性问题，因此正确答案是 D。
CPU 内部各部件按功能的归属 。CPU 通常由运算器 和控制器 两大部分组成，其中算术逻辑单元（ALU）属于运算器，专门负责完成算术运算和逻辑运算，而加法器 正是 ALU 中最基本、最典型的组成部件，用来实现加法以及很多相关运算；相对地，程序计数器 、指令寄存器 和指令译码器 主要都属于控制器系统，用于保存指令地址、暂存当前指令和对指令进行译码控制，不直接承担算术逻辑运算。因此这道题蕴含的核心知识点是：凡是直接完成数值或逻辑运算的部件才属于 ALU ，所以正确答案是 B（加法器）。
按字节编址时存储容量的计算方法 。由于题目说明内存是按字节编址 ，所以每个地址对应 1 个字节 ，某一段地址空间的容量应按"末地址 − 首地址 + 1 "来计算，注意这里一定要 +1 ，因为首末地址对应的存储单元都要算进去。题中地址范围是 A5000H 到 DCFFFH ，所以容量为 DCFFFH − A5000H + 1 = 38000H 字节，换算成十进制是 229376B ，再除以 1024 得 224KB 。这道题蕴含的关键知识点就是：按字节编址时，地址差值加 1 就是字节数，再换算成 KB ，因此正确答案是 D（224KB）。
Cache 设置的根本目的 。Cache 是位于 CPU 和主存之间 的高速缓冲存储器，它的作用不是扩大主存容量，也不是解决主存与外存或外设之间的问题，而是利用程序访问的时间局部性和空间局部性 ，把 CPU 近期最可能访问的数据和指令先放到一个速度更快的小容量存储器中，从而减少 CPU 等待主存的时间。因此，设置 Cache 主要是为了解决 主存速度跟不上 CPU 速度 的矛盾，也就是题中的 "主存与 CPU 速度不匹配" 问题，所以正确答案是 C。
I/O 数据传送方式中 CPU 参与程度的区别 。在程序查询方式 和中断方式 下，数据传送过程都需要 CPU 参与：前者由 CPU 反复查询设备状态并完成传送，后者虽然由设备发中断通知 CPU，但真正的数据读写仍需要 CPU 处理；而 DMA（直接存储器访问）方式 的特点是由 DMA 控制器 直接控制 I/O 设备与主存 之间的数据交换，数据块传送时不经过 CPU 逐字干预 ，CPU 只在开始前进行初始化、结束后进行收尾处理。因此题目中"I/O 设备与存储设备进行数据交换不经过 CPU 来完成 "描述的正是 DMA 方式 ，所以正确答案是 C。
虚拟存储器的组成基础 。所谓虚拟存储器，并不是一种实际独立存在的新存储器，而是把主存和辅存 配合起来，在软硬件共同作用下形成的一种"容量比主存大得多"的存储体系：程序运行时，当前需要的部分先放在主存中执行，暂时不用的部分放在辅存中，需要时再调入主存，因此用户会感觉自己拥有一个很大的连续存储空间。寄存器、Cache 主要是为了解决速度问题，不构成虚拟存储器的两级层次；虚拟存储器真正解决的是主存容量有限 的问题。所以题目蕴含的核心知识点是：虚拟存储体系建立在主存---辅存两级存储结构之上 ，因此正确答案是 A（主存---辅存）。
浮点数表示中"数值范围"和"表示精度"由哪部分决定 。浮点数通常由数符、尾数、阶符、阶码 组成，其中阶码决定小数点实际可以移动多远，也就决定了这个浮点数能够表示的数值范围大小 ；阶码位数越多，指数变化范围越大，能表示的最大数和最小非零数之间的跨度也就越大。相对地，尾数主要决定的是表示的精度，不是范围；数符和阶符只表示正负，也不决定范围大小。所以题目蕴含的核心知识点是：浮点数的范围看阶码，精度看尾数 ，因此正确答案是 B（阶码）。
几种常见寻址方式的区别 。在机器指令中，如果指令的地址字段里存放的不是操作数所在的地址 ，而是操作数本身的数值 ，这种方式就叫立即寻址 ，也就是操作数"直接写在指令里"，CPU 取到指令后不必再去内存中寻找该操作数，因此执行速度较快。题目中的关键信息是"直接指出操作数本身 "，这正是立即寻址的典型定义；而直接寻址 是地址字段给出操作数所在的内存地址，寄存器寻址 是操作数在寄存器中，隐含寻址 则是操作数位置由指令默认约定。所以本题正确答案是 C（立即寻址）。