SystemVerilog之每日一问

1.生成1Ghz时钟

按照周期/2分别高低电平:

logic clk_1g=0;

forever begin

#0.5ns clk_1g ~= clk_1g;

end

2.`timescale 1ns/1ps

时间单位:仿真延时的基准;1ns;比如#1;等价于#1ns;

时间精度:仿真最小分辨刻度,决定小数延时精度;

注意:精度不能大于单位,否则会报错;

3.约束产生一堆不相同的数字,取值在0~100,并且递增

rand bit [7:0] data[10];

constraint c_unique{

foreach(data[i]){

data[i] inside{[0:100]};

if(i>0)data[i] >data[i-1];

}

unique{data};

}

相关推荐
不会武功的火柴8 天前
ModelSim入门实战(三): 批处理一键仿真与波形调试
嵌入式硬件·fpga·仿真·modelsim·ic验证·rtl
xwz_new13 天前
浅谈NOC
ic验证
xwz_new13 天前
浅谈SOC
ic验证
xwz_new1 个月前
数字芯片验证工具之Mac安装Icarus Verily+ GTKWave+VScode(免费)
macos·ic验证
xwz_new1 个月前
UVM之TLM通信基础概念
ic验证
xwz_new1 个月前
Verilog之CDC 跨时钟域
ic验证
xwz_new1 个月前
UVM之sequencer
ic验证
xwz_new1 个月前
Verilog之常见时钟分频
ic验证
xwz_new1 个月前
system verilog之$cast
ic验证