ic验证

不会武功的火柴

SystemVerilog语法(11)-面向对象编程下篇本文是 SystemVerilog OOP 教程的下篇，假设你已经掌握了类、对象、继承、静态成员等基础知识。进阶篇将深入讲解多态、虚方法、类型转换、参数化类、运算符重载、深拷贝等 UVM 底层核心机制。学完本文，你将理解 UVM 工厂、phase 机制、sequence 等核心组件的 OOP 原理。

Ether IC Verifier

SystemVerilog 数据类型详解## 概述SystemVerilog 提供了丰富的数据类型体系，涵盖从基本标量到复杂对象的各种需求。理解这些数据类型是编写高效、可维护代码的基础。

Ether IC Verifier

IC 验证工程师新手入门指南## 一、IC 验证工程师概述### 1.1 角色定位IC 验证工程师是芯片设计流程中的关键角色，负责确保设计的正确性和可靠性。验证工程师需要：

暴风雨中的白杨

cocotb环境安装测试平台：Ubuntu 22.04参考：https://docs.cocotb.org/en/stable/install.html

不会武功的火柴

SystemVerilog语法(8)-有限状态机（FSM）💡 常见误区：摩尔型组合输出误认为无毛刺；米利型输出未同步直接使用；状态转移条件优先级错误；次态逻辑漏默认赋值产生 latch；枚举未指定位宽浪费资源。

不会武功的火柴

SystemVerilog语法(7)-接口（interface）💡 常见误区：🧭 本文使用【综合】标识电路设计相关语法，使用【验证】标识测试与仿真专用语法。

不会武功的火柴

ModelSim入门实战（三）：批处理一键仿真与波形调试本文衔接第二篇：在上一篇中，我们使用 run.do 脚本实现了 ModelSim 自动化仿真。本篇将更进一步：用批处理文件（.bat）实现双击完成全部仿真流程，同时系统梳理 ModelSim 波形调试的常用操作，快速定位设计问题。

浅谈NOCNoC以SoC为基础，是SoC内部的高速互联网络，不是芯片，是芯片架构，用来替代传统总线。NoC是为解决SoC通信瓶颈的片上分组交换网路，用分布式路由替代传统总线，实现高带宽、低延时、可扩展的片内互联。

浅谈SOCSoC：System on Chip 片上系统/系统级芯片，把一整套电子系统功能嵌入到一个芯片的集成电路。

SystemVerilog之每日一问按照周期/2分别高低电平： logic clk_1g=0; forever begin #0.5ns clk_1g ~= clk_1g; end

数字芯片验证工具之Mac安装Icarus Verily+ GTKWave+VScode(免费)Icarus Verilog+GTKWave 完全免费、开源、原生Mac；支持Verilog/SystemVerilog基础语法；适合小项目和学些；

UVM之TLM通信基础概念TLM是啥，为什么要用TLM？TLM 就是 UVM 各个组件之间，传递 transaction（数据包）的 “专用通道”。 Driver、Monitor、Sequencer、Scoreboard、RM、Coverage 这些组件互相之间不能直接调用函数、不能直接访问变量，必须通过 TLM 端口发数据、收数据。

Verilog之CDC 跨时钟域跨时钟：单 bit 两级同步，多 bit 格雷码 + FIFO，窄脉冲转电平reg q1,q2; always@(posedge dst_clk or negedge rst_n)begin if(!rst_n) begin q1<=0;q2<=0;end else begin q1<=din; q2<=q1; end end assign dout = q2;

UVM之sequencerSequencer 就是 sequence 和 driver 间的 “交通枢纽 ”。在 UVM 里：sequence与driver两者不能直接通信，必须通过 Sequencer 中转。Sequencer作用：

Verilog之常见时钟分频最简单时钟分频，每个时钟翻转一次，频率/2，占空比50%。 module div2 ( input clk, input rst_n, output reg clk_div2 );

system verilog之$castOK = $cast（子类句柄，父类句柄）； $cast是sv 类继承最常用的系统函数；用于带运行检查的强制类型转换；专门解决父类和子类的类型转换问题。

数字芯片验证技能树概述（一）不仅限于下述技能小树，初次做一次概述；

不会武功的火柴

UVM验证入门(18)-Callback机制UVM Callback是UVM验证方法学中一种重要的扩展机制，它允许用户在不修改原始代码的情况下，向现有的验证组件中"注入"自定义行为。这种机制类似于在标准流程中设置"钩子点"，用户可以在这些点上挂载自己的自定义逻辑。

愤怒学习的白菜

0 trivial：UVM的空壳平台“trivial” ：“微不足道的”或“简单的”上面是极其简单的UVM用例，算起走入UVM的钥匙，没啥好分析的

不会武功的火柴

UVM验证入门(15)-uvm_agent代理UVM Agent 是UVM验证框架中负责接口级验证的核心功能单元。你可以把它理解为一个针对特定协议或接口的 “标准化作战小队” 。这个小队有明确分工：有人负责发送激励（driver），有人负责监视接口（monitor），还有一个指挥中心负责调度任务（sequencer）。