1. 遇到问题
硬件设计时，ad9361数据差分对的极性与fpga的p、n极性不对应。不修改硬件设计的情况下，如何进行软件纠正？
2. 解决方法
接收侧：IBUFDS + IDDR
在IDDR的输出端对数据进行按位取反操作。要避免在输出端generate循环里赋值引起多驱动报错问题。
发送侧：ODDR + OBUFDS
在ODDR 的输入端对数据进行按位取反操作。
相关推荐
努力的小雨1 天前
我用 QClaw 做了个 Web3 陪学助手，专治 Java 程序员的“概念劝退”坏孩子的诺亚方舟13 天前
FPGA系统架构设计实践15_高云Arora V系列时钟体系SM1771521183813 天前
NSK紧凑型FA系列丝杠技术详解fofantasy13 天前
NSK SFT3210-2.5 滚珠丝杠技术详解BomanGe1013 天前
NSK USS1205N1D0321 紧凑型精密滚珠丝杠技术详解阿米亚波13 天前
【Windows】QEMU 启动 openEuler aarch64/arm64 架构系统 + 离线软件源AIHR数智引擎13 天前
KPI物理失效：AI原生组织的效能重构与技能度量FPGA小徐14 天前
入门 CNN 结构全解析｜从流程图理论到 FPGA Verilog 硬件实现（含习题带讲解）BomanLj14 天前
NSK DFT1604-2.5 滚珠丝杠技术详解中屹指纹浏览器14 天前
2026指纹浏览器字体指纹、字体渲染偏差检测与全维度虚拟字体池搭建方案