【SI_DP 03】深入理解DP信号Main Link

1. DP Main Link概述

DP Main Link‌是DisplayPort接口中用于传输音视频数据的‌主链路通道‌，它是一个单向、高带宽、低延迟的差分信号通道，负责从源设备（如显卡）向接收设备（如显示器）高速传输未压缩的视频和音频数据。

物理结构：Main Link由1、2或4对高速差分信号线（称为Lane，即通道）组成，每对包括正负两条线（P/N），支持灵活配置以适应不同分辨率和刷新率需求。
传输方向：单从，从source指向sink。
数据类型：承载未压缩的视频流，音频及其他辅助数据。
无专用时钟：DP采用‌嵌入式时钟技术‌，通过ANSI 8b/10b或128b/132b编码规则，在数据流中恢复时钟信号，省去独立时钟线，减少干扰并提升稳定性。

2. DP Main Link测试方案

DP 主链路的电气子块最多包含 4 对差分线。DPTX（Source 端）驱动双端接、AC 耦合的差分对，50Ω 终端电阻可集成在芯片内部。DPRX（Sink 端）接收差分信号，并通过其链路时钟数据恢复（CDR）电路提取数据。

测试组网如下：

3. DP1.4测试参数

3.1. 基本测试参数

TP3接收点测试参数

TP3_CTLE测试参数

TP3_CTLE：指接收端外部连接器处，经过参考接收均衡器（CTLE）后的信号测试点，是验证链路均衡效果的关键位置。

HBR3和HBR2速率下新增TP3_CTLE测试点的测试参数。

HBR3 TP3_CTLE测试参数

HBR2 TP3_CTLE测试参数

3.2. 眼图测试

3.2.1. 测试点选择

3.2.2. 均衡设置

3.2.2.1. HBR3均衡设置

where:

Aac = 3.5 dB
Adc = Integer within the range of 0 through - 8 dB, inclusive, in steps of 1 dB
ѡp1 = 3.03 GHz
ѡp2 = 5.60 GHz

3.2.2.2. HBR2均衡设置

The HBR2 reference equalizer transfer function is given by:

The magnitude is given by:

Where:

ѡz = 2π(0.64 x10 9) for upstream device compliance
ѡp1 = 2π(2.7 x10 9)
ѡp2 = 2π(4.5 x10 9)
ѡp3 = 2π(13.5 x10 9)

3.2.2.3. HBR均衡设置

The HBR reference equalizer transfer function is given by:

The magnitude is given by:

Where:

ѡz = 2π(0.725 x10 9) for upstream device compliance
ѡp1 = 2π(1.35 x10 9)
ѡp2 = 2π(2.5 x10 9)

3.2.3. PLL设置

DP 链路不需要传输参考时钟 。下游（接收端）设备可使用本地高精度时间基准（如晶振）。DPRX 必须通过 训练序列（Training Sequence） 建立正确的时钟恢复，下游设备的时钟恢复 PLL，上游设备（DPTX）抖动规范的合规性，在上游设备连接器引脚处测量。测量需使用具备二阶时钟恢复功能、且闭环跟踪带宽。

3.2.3. 眼图模板

3.2.3.1. HBR3/HBR2眼图模板

3.2.3.2. HBR/RBR眼图模板

3.3. 抖动测试

3.3.1. 总抖动（Total Jitter, TJ）

定义：在 0-V 差分交叉点的峰 - 峰相位变化，所有链路速率下都在 BER=1e-9 条件下测量。
计算公式： TJ=DJdd+n×RJdd
其中：
- DJdd：确定性抖动（Deterministic Jitter），有界、非高斯分布；
- RJdd：随机抖动（Random Jitter），无界、高斯分布，以 RMS 标准差表示；

3.3.2. 非 ISI 抖动（Non-ISI Jitter）

定义：从总抖动中减去码间干扰（ISI）分量后得到的抖动，反映由噪声、串扰等因素引起的抖动。
计算公式： JitterNON_ISI=TJ−JitterISI

3.3.3. 抖动容限介绍

3.3.3.1. HBR3 接收端抖动容限（Receiver Jitter Tolerance）

3.3.3.2. HBR2 接收端抖动容限（Receiver Jitter Tolerance）

3.3.3.3. HBR 接收端抖动容限（Receiver Jitter Tolerance）

3.3.3.4. RBR 接收端抖动容限（Receiver Jitter Tolerance）

4. DP2.1测试参数

4.1. 基本测试参数

4.2.测试点选择

4.3. 发送均衡和Preset介绍

UHBR 速率（UHBR10/13.5/20） ：必须实现 3-tap 前馈均衡（FFE）；

标准对 3 个抽头系数（C-1, C0, C+1）的符号和范围做了强制规定：

抽头	符号含义	取值约束	作用
C-1	前抽头（pre-cursor）	0 或负数	对前一个比特施加预加重 / 去加重，补偿信道的上升沿失真
C0	主抽头（cursor）	0 < C0 < 1	主信号幅度，决定信号的基础电平
C+1	后抽头（post-cursor）	0 或负数	对后一个比特施加去加重，补偿信道的高频衰减

Z⁻¹：延迟单元，延迟 1 个单位间隔（UI）。
- 在数字信号处理中，Z⁻¹ 表示在 z 域的单位延迟算子，对应物理上延迟 1 bit 周期。
- 多个 Z⁻¹ 级联，就构成了多抽头 FFE 的延迟线。
Cᵢ：发射端 FFE（FIR）均衡系数。
- 下标 i 表示该系数相对于主抽头（cursor）的位置：
  - C₋₁：Pre-cursor（前抽头 / 预加重），对应主抽头前 1 UI 的信号。
  - C₀：Cursor（主抽头），当前 bit 的主信号幅度。
  - C₊₁：Post-cursor（后抽头 / 去加重），对应主抽头后 1 UI 的信号。