目录
[二、韬定律核心：从 "拼尺寸" 到 "拼速度"](#二、韬定律核心：从 “拼尺寸” 到 “拼速度”)
韬（τ）定律 是华为 2026 年 5 月 25 日在上海 ISCAS 国际电路与系统研讨会上正式提出的半导体产业新演进原则，核心是用 "时间缩微" 替代 "几何缩微"，以 ** 时间常数 τ（信号时延）** 为统一优化目标，在器件、电路、芯片、系统全栈压缩时延，绕开先进制程瓶颈，实现性能与密度持续提升。
一、背景：摩尔定律的瓶颈
- 摩尔定律：18--24 个月晶体管密度翻倍、性能提升，靠 ** 缩小尺寸（几何缩微）** 驱动。
- 物理墙：2nm 以下量子隧穿漏电，功耗与散热失控。
- 经济墙：3nm 晶圆厂投资超 200 亿美元，设计费超 10 亿美元，成本飙升。
- 结论：单纯 "做小" 已不可持续，产业亟需新范式。
二、韬定律核心：从 "拼尺寸" 到 "拼速度"
- 核心公式 ：以时间常数 τ 为唯一度量，全栈压缩从皮秒（10⁻¹²s）到秒的 12 个量级时延。
- 核心洞察 ：缩小尺寸是手段，压缩时间才是目的；过去 60 年迭代本质都是降时延，现在换更高效路径。
- 一句话 ：不拼晶体管多小，拼信号跑得有多快。
四层全栈优化（关键落地路径）
- 器件层：优化晶体管电阻与寄生电容，降低开关时延，不依赖极致制程。
- 电路层（核心） ：逻辑折叠------ 打破二维平面布局，立体堆叠、缩短走线，时延随长度平方下降，密度显著提升。
- 芯片层：3D 堆叠、先进封装（如 Chiplet），缩短互连距离，降低芯片内 / 芯片间时延。
- 系统层：总线优化、软硬件协同、内存计算，降低系统级同步与访问时延。
三、与摩尔定律的关键区别
表格
| 对比维度 | 摩尔定律 | 韬（τ）定律 |
|---|---|---|
| 核心逻辑 | 几何缩微（尺寸↓） | 时间缩微（时延 τ↓） |
| 优化目标 | 晶体管密度 | 全栈时间成本 |
| 依赖条件 | 先进制程（EUV） | 架构 / 封装 / 协同创新 |
| 物理极限 | 逼近原子尺度 | 无硬性物理极限 |
| 成本趋势 | 指数级上升 | 可控、依赖设计创新 |
四、意义与目标
- 产业破局 ：为后摩尔时代提供不依赖 EUV / 极致制程的发展路径，成熟制程（如 7nm/14nm）可实现等效先进性能。
- 性能目标 ：预计2031 年 ，基于韬定律的高端芯片晶体管密度达1.4nm 制程同等水平，领先传统制程路线36氪。
- 中国贡献 ：全球半导体领域首个由中国企业提出的产业指导原则，重构技术竞争逻辑。
五、通俗类比
把芯片比作城市：
- 摩尔定律：房子（晶体管）越建越小、越挤，路变窄，靠缩小面积提效率。
- 韬定律 ：房子大小不变，拉直主干道、修高架、优化信号灯，让信号（车辆）跑得更快，整体效率更高。