目录
简介
每个通道通过将输入采集信号波形幅度与预设触发阈值进行比较，来决定该通道是否触发。
实现原理
- 边沿阈值触发（最常用）
- 上升触发：信号从低于阈值向上穿过电平 Vth启动采集（物料经过光电，电压抬升）
- 下降触发：信号从高于阈值向下跌落 Vth启动采集
- 可加触发滞回（迟滞）：上下两个阈值，消除噪声抖动误触发（关键！滤光源杂波）
- 窗口触发（区间触发）
设定上限 Vhigh、下限 Vlow：
- 进入窗口：电压落入 Vlow~Vhigh 之间触发
- 走出窗口：电压跳出区间触发
- 预触发自触发（重点）
FPGA 开环形循环缓存，ADC 不停循环存数据；触发到来时，保留触发前 N 点（预采）+ 触发后 M 点（后采），既能抓脉冲前沿之前基线，色选机 CCD 脉冲必用。
- 可重触发
单次触发采完一段数据，自动回到待命，等待下一次信号达标再次触发，不用软件复位任务，连续捕捉间歇脉冲。
- rise_edge 检测信号从低变高，跨过阈值 → 上升沿触发
- fall_edge 检测信号从高变低，跨过阈值 → 下降沿触发
- 两个阈值 = 滞回
- filter_cnt 连续 3 个点都检测到有效边沿，才输出触发 → 超强防抖
- trigger_pulse 输出一个时钟的高脉冲 → 给 FIFO / ADC / 采集系统当自触发信号