做数字电路的人迟早要面对一个选型问题：同一个功能，到底用FPGA实现，还是流片做成ASIC？两者都是数字芯片，但实现方式完全不同------FPGA是"制造之后还能改的通用硬件"，ASIC是"为单一用途一次定型的定制硬件"。理解它们的区别，要先看内部结构。
一、先垫一层：数字芯片的抽象层
复杂数字芯片按抽象层自上而下划分：系统级（定义产品功能与接口）→ 模块级（CPU内核、内存控制器等微架构，用HDL描述）→ 门级（AND、OR、触发器组成的网表）→ 晶体管电路级 → 器件工艺级 → 材料原子级。抽象的意义是让工程师只关注自己那一层：RTL设计师管模块功能，物理设计师管门的放置与布线。FPGA与ASIC的分野，就出现在门级往下怎么落地这一步。
二、FPGA内部结构：用"查表+开关"拼出任意电路
FPGA（现场可编程门阵列）由四部分构成：
- 逻辑单元（LUT+触发器）：基本构件是查找表（LUT）和触发器（FF）。LUT本质是一小块存储器，把真值表预先写入：例如4输入LUT用16个存储单元存下全部输入组合对应的输出，6输入LUT则用64个SRAM单元。LUT负责组合逻辑，后面的触发器负责时序逻辑。多个逻辑单元打包成可配置逻辑块（如Xilinx的CLB），整片FPGA有数千到数百万个这样的单元。
- 可编程布线矩阵：逻辑单元之间靠纵横交错的布线通道和交叉点上的开关矩阵连接。开关打开哪条路，信号就走哪条路。布线延迟与拥塞是FPGA性能的关键瓶颈，综合与布局布线工具会自动摆放LUT并优化走线。
- I/O块（IOB）：位于芯片边缘，可编程支持LVTTL、LVCMOS、LVDS等多种电气标准，还能调驱动强度、回转率；高端FPGA在I/O周围集成高速收发器（SERDES）、PLL，可直接做PCIe等高速接口。
- 比特流与配置存储器：决定所有LUT内容、开关状态、I/O模式的配置数据叫比特流，加载进片内配置存储器（多数为SRAM型，断电丢失）。改设计只需重新生成比特流再下载，不用重新做芯片。
一句话：FPGA靠"通用逻辑块+可编程互连"实现一切，代价是大量冗余------没用到的LUT、开关和走线也都在芯片上占面积、耗功耗。
三、ASIC内部结构：标准单元拼出的"只做一件事"的电路
ASIC（专用集成电路）的主流做法是基于标准单元的设计：
- 标准单元：预先设计好的小电路，如与门、或门、触发器，内部是晶体管级版图。所有单元高度一致、宽度按功能变化，像乐高一样排成一行行，电源轨（VDD）与地轨（VSS）自动对直。设计师用HDL写电路，综合工具输出由数千万到数亿个单元实例组成的网表，布局布线工具把它们排进行列并用多层金属连起来。
- 专用宏块：SRAM/ROM存储宏、PLL、PMIC等模拟块、I/O PHY先在底层规划阶段定好位置，剩余空间再填标准单元逻辑行。
- 电源网格与时钟树：顶层金属构成网格状电源网络给全芯片供电；时钟树用分层缓冲器把时钟尽量同时送到每一个触发器（高性能设计常用H-Tree结构）。这两件事在FPGA里是现成的固定结构，在ASIC里必须自己做电源规划与时钟树综合------做得好，性能与功耗就好。
- 固定布线：ASIC的连线靠光刻一次固化在硅上，路径按最短优化、没有可编程开关的寄生延迟，但一旦流片就永远改不了。
四、正面对比：性能、成本、灵活性
| 对比项 | FPGA | ASIC |
|---|---|---|
| 实现方式 | LUT+可编程布线，制造后可重构 | 标准单元+固定布线，一次定型 |
| 性能与功耗 | 受LUT与开关延迟拖累，同功能下时钟更低、功耗高出量级 | 电路专为用途优化，速度更快、功耗更低 |
| 灵活性 | 改HDL重新下载比特流即可，可现场升级 | 流片后不可改，改版要重新投片（数月起） |
| 开发周期 | 短，原型验证快 | 长，设计+验证+制造常以月到年计 |
| 一次性成本（NRE） | 几乎为零，用现成芯片 | 高：设计人力、EDA授权、掩模等 |
| 单颗成本 | 高（通用芯片本身贵） | 量产后低，随出货量摊薄 |
| 集成度 | 可做SoC FPGA（含ARM核等硬IP） | 最高，可把数字、模拟、射频都集成进一颗SoC |
| 逆向难度 | 比特流相对易被分析 | 硬连线电路逆向难，IP保护更好 |
成本上有一条关键的交叉规律：小批量时FPGA总成本更低，大批量时ASIC绝对更便宜。原因是FPGA把成本压在单颗芯片上，ASIC把成本压在前期的NRE上------出货量越大，NRE被摊得越薄。所以行业里最常见的路径是"FPGA做原型验证市场 → 有把握后转ASIC量产"，先在FPGA上验证过的逻辑再ASIC化，风险也相对可控。
五、选型到底该选哪个
- 选FPGA：还在快速迭代的原型与研发验证；出货量小、单价能覆盖芯片成本的专业设备（测试仪器、通信基站、广播设备等）；需求可能变更、需要现场升级的场景；上市时间比单位成本更重要的项目。
- 选ASIC：功能已经冻结、出货量以百万计的消费产品（手机SoC、家电控制、汽车ADAS等）；对功耗、面积、单颗成本极端敏感的场景；需要把模拟/射频与数字高度集成的SoC。
- 中间路线：先用FPGA出货或验证，销量爬坡后再转ASIC降本------很多成功产品都走过这条路。
六、GPU和CPU算ASIC吗？
技术上算，习惯上不这么叫。CPU、GPU都是基于标准单元定制设计的芯片，属于ASIC的广义类别：例如GPU就是面向图形与并行计算的专用架构。只是业界通常把"ASIC"这个词留给执行单一功能的非通用芯片（如比特币矿机ASIC、自动驾驶AI加速ASIC），把CPU/GPU单称为通用处理器。反过来，FPGA厂商也常把FPGA称作"可编程ASIC"，因为它逻辑行为像ASIC，只是能反复重构。
FAQ
Q1. 同一个设计，FPGA和ASIC的性能差多少？
没有固定倍数，但方向明确：FPGA的LUT与可编程开关带来额外延迟和功耗，同功能实现下最高频率通常比ASIC低、功耗高出量级。现代FPGA靠DSP块、存储硬IP能缩小差距，但总体效率仍是ASIC占优。
Q2. 出货量多大才值得转ASIC？
取决于NRE与单颗价差：ASIC的NRE（人力、EDA、掩模）要靠"FPGA单颗成本−ASIC单颗成本"逐颗摊回。量小摊不回就用FPGA；出货以百万计的消费产品，ASIC几乎总是更划算。
Q3. ASIC流片后发现bug怎么办？
硬件功能改不了，只能靠预留的金属层ECO、备用单元（spare cell）做有限修复，或者重新投片。这正是ASIC强调流片前验证、并常先用FPGA验证逻辑的原因。
Q4. FPGA断电后配置会丢吗？
多数FPGA用SRAM型配置存储器，断电即丢失，上电时从外部Flash重新加载比特流；也有用Flash或反熔丝工艺的FPGA，断电能保持配置。
小结
- FPGA = LUT+触发器+可编程布线+比特流，胜在灵活与速度（开发快），输在性能、功耗与单颗成本；
- ASIC = 标准单元+电源网格+时钟树+固定布线，胜在性能、功耗与量产成本，输在NRE高、周期长、不可更改；
- 选型的核心变量是出货量与功能冻结程度：小批量、未定型选FPGA，大批量、已定型选ASIC，先FPGA后ASIC是行业标准路径；
- CPU/GPU在技术上属于广义ASIC，AI热潮下NPU、TPU等专用ASIC正是沿着这条效率路线爆发的。
本文首发于 VLSI Korea（韩国半导体产业媒体），为原文的中文再编辑版。完整数据表与图表见原文：FPGA 与 ASIC 对比：内部结构、核心差异与行业未来展望
免责声明：本文依据截至2026年3月8日的公开信息撰写，不构成投资建议。