在金属-氧化物-半导体场效应晶体管（MOSFET）的制造流程中，侧墙（Spacer）工艺是一项不可或缺的关键技术，其看似简单的结构的背后，承载着优化器件电学性能、提升可靠性、适配先进工艺节点的核心使命。侧墙通常由绝缘材料（如氧化硅、氮化硅）构成，位于栅极两侧，作为栅极与源漏区之间的"隔离与调控屏障"，其工艺设计与实施质量，直接决定了MOSFET的开关速度、功耗水平与长期稳定性。本文将从侧墙工艺的核心好处、好处的产生原理以及完整制造流程三个维度，全面解析这一关键工艺的价值与实现方式。
一、侧墙工艺的核心好处
侧墙工艺在MOSFET制造中扮演着"多功能调节器"的角色，其好处贯穿器件性能优化、工艺兼容性提升等多个方面
（一）实现轻掺杂漏极（LDD）结构，抑制短沟道效应
随着半导体工艺节点不断缩小，MOSFET的沟道长度持续缩短，短沟道效应（如漏致阈值电压滚降DIBL、热载流子注入等）愈发显著，严重影响器件的电学稳定性与使用寿命。侧墙工艺的核心优势之一，便是为轻掺杂漏极（LDD）结构的形成提供关键支撑，有效缓解短沟道效应带来的负面影响。
沟道长度过短时，漏极电压会显著影响沟道内的电场分布，导致载流子控制能力下降、漏电流增大。而LDD结构通过在栅极附近的源漏区形成低浓度掺杂区域，降低漏极与沟道之间的电场强度，从而抑制热载流子注入与DIBL效应。
侧墙在这一过程中扮演"掩膜"角色：在离子注入阶段，侧墙会遮挡栅极两侧的部分区域，使得源漏区的掺杂分为两个阶段------第一阶段先进行低浓度掺杂，形成LDD区域；第二阶段再对未被侧墙遮挡的区域进行高浓度掺杂，形成源漏重掺杂区域。这种分步掺杂的实现，完全依赖侧墙的物理遮挡作用，其宽度与厚度直接决定了LDD区域的尺寸，进而决定了短沟道效应的抑制效果。
（二）降低寄生电容，提升器件开关速度
寄生电容是制约MOSFET开关速度、增加功耗的重要因素，其中栅极与源漏区之间的寄生电容（Cgd）对器件响应速度的影响最为关键。侧墙通过精准控制栅极与源漏区的重叠区域，减少两者之间的电场耦合，从而显著降低寄生电容，让器件的开关动作更迅速，同时降低动态功耗，适配高频芯片的应用需求。
MOSFET的寄生电容主要源于栅极与源漏区、衬底之间的电场耦合，其中栅极与源漏区的重叠面积越大，寄生电容（Cgd）就越大。在未设置侧墙时，栅极与源漏区的重叠区域较大，电场耦合强烈，寄生电容偏高；而侧墙作为绝缘介质，会填充在栅极与源漏区的间隙中，减少了栅极与源漏区的直接重叠面积。
（三）提供机械支撑与应力调控，优化载流子迁移率
在先进MOSFET工艺中，侧墙不仅承担绝缘隔离作用，还作为应力工程的重要组成部分，为器件提供机械支撑，并通过材料选择与厚度设计，向沟道区域引入有益的机械应力，从而提高载流子迁移率，增强器件的驱动能力与导通性能。
载流子迁移率是决定MOSFET导通性能的关键参数，其大小与沟道区域的应力状态密切相关。侧墙通过选择不同的材料（如氮化硅、氧化硅）和堆叠结构，可向沟道区域施加拉应力或压应力，从而改变沟道内晶格结构，减少载流子散射，提升载流子迁移率。
例如，氮化硅材料具有较高的硬度与应力特性，当侧墙采用氮化硅层时，会向沟道施加一定的拉应力，使硅晶格发生轻微拉伸，降低电子散射概率，从而提升电子迁移率；而氧化硅材料的应力较低，可用于缓解氮化硅带来的过度应力，形成堆叠结构（如ONO三明治结构），实现应力的精准调控。同时，侧墙的机械支撑作用，能避免后续工艺（如金属沉积、退火）导致的栅极变形，保障沟道结构的稳定性，间接维持载流子迁移率的一致性。
二、侧墙工艺的完整制造流程
侧墙工艺的核心逻辑是"先沉积、后刻蚀"，通过精准控制沉积材料的厚度与刻蚀的方向性，在栅极两侧形成均匀、致密的侧墙结构。随着工艺节点的演进，侧墙结构从单层发展为双层、三明治结构（ONO）及双重侧墙，但其核心流程保持一致，具体可分为以下五个步骤，同时结合先进工艺的优化方向，展现流程的迭代与升级。
（一）前期准备：栅极结构成型
侧墙的制备需在栅极结构完全成型后进行。首先，在半导体衬底（通常为硅衬底）上形成栅介质层（如氧化硅），再通过沉积、光刻、刻蚀等工艺，制备出栅极导电层（如多晶硅、金属栅），最终形成完整的栅极结构。此时，栅极垂直立于衬底表面，两侧为待形成侧墙的区域，衬底表面需保持清洁，避免杂质影响侧墙与衬底、栅极的结合力。
（二）第一步：侧墙材料沉积
采用化学气相沉积（CVD）工艺，在整个衬底表面（包括栅极的顶部、侧壁以及衬底裸露区域）均匀沉积侧墙材料层。沉积的材料根据工艺需求选择，常规工艺中多采用氧化硅（SiO₂）、氮化硅（Si₃N₄），或两者的堆叠结构，先进工艺中则会采用ONO三明治结构（SiO₂/Si₃N₄/SiO₂）或双重侧墙材料。
沉积过程中需严格控制材料的厚度与均匀性，厚度通常在几百到几千埃之间（如常规工艺中侧墙宽度不小于2000埃），且需保证材料层与栅极、衬底的良好附着力。对于堆叠结构，需依次沉积各层材料，确保每层材料的厚度精准，例如ONO结构中，先沉积200Å左右的氧化硅，再沉积400Å左右的氮化硅，最后沉积1000Å左右的氧化硅。此外，部分先进工艺会在沉积侧墙材料层后，额外沉积一层硬质牺牲材料层（如氮化硅，厚度不小于200埃），用于后续刻蚀过程的精准控制。
（三）第二步：各向异性干法刻蚀（核心步骤）
这是侧墙形成的关键步骤，其核心目的是去除栅极顶部和衬底表面的材料层，仅保留栅极侧壁的材料，形成侧墙结构。采用各向异性干法刻蚀工艺，刻蚀方向垂直于衬底表面，具有极强的方向性，仅对水平方向的材料层进行刻蚀，而保留垂直方向（栅极侧壁）的材料。
刻蚀过程中，需根据侧墙材料选择合适的刻蚀气体（如刻蚀氧化硅、氮化硅时，常用含氢的碳氟化合物气体CH₃F、CH₂F₂等，同时添加O₂、Ar等稀释气体），并严格控制刻蚀时间与刻蚀速率，确保刻蚀终点精准------当衬底表面和栅极顶部的材料层被完全去除，且栅极侧壁的材料层保留预设厚度时，停止刻蚀。对于含有硬质牺牲材料层的工艺，会先执行第一次各向异性刻蚀，刻蚀去除大部分硬质牺牲材料层，仅在栅极上方凸起结构的侧壁保留部分牺牲层，再执行第二次各向异性刻蚀，依次刻蚀各层侧墙材料，最终形成侧墙结构。
四）第三步：刻蚀后清洗与检测
刻蚀完成后，衬底表面会残留少量刻蚀产物与杂质，需通过等离子体清洗或化学清洗工艺，去除残留杂质，避免影响后续工艺的进行。清洗后，需对侧墙结构进行检测，核心检测指标包括侧墙的厚度、宽度、均匀性、垂直度，以及侧墙与栅极、衬底的结合状态，确保侧墙结构符合设计要求------若存在厚度不均、刻蚀过度（损伤栅极或衬底）、结合不紧密等问题，需重新进行沉积与刻蚀。
（五）第四步：后续工艺衔接
侧墙成型后，MOSFET制造进入后续流程，包括源漏区离子注入（利用侧墙的掩膜作用实现LDD结构与重掺杂区的分步制备）、退火工艺（激活掺杂离子，修复刻蚀过程中产生的晶格损伤）、金属接触与互连等。对于采用空气侧墙的先进工艺，还会在侧墙成型后，通过升华挥发等工艺去除牺牲层，形成空气间隙，再进行包覆密封，进一步优化寄生电容性能。
四、侧墙工艺的技术迭代与发展趋势
随着MOSFET工艺节点从微米级向纳米级（如7nm、5nm及以下）演进，侧墙工艺也在不断迭代升级，以适配更小的器件尺寸与更高的性能需求。早期工艺中，侧墙多为单层氧化硅结构，满足基本的隔离与掩膜需求；当工艺节点降至0.35μm以下，双层结构（SiO₂/Si₃N₄）成为主流，利用氮化硅的高绝缘性与刻蚀停止层作用，提升器件稳定性；进入0.18μm及以下节点，ONO三明治结构应运而生，通过氧化硅与氮化硅的堆叠，缓解应力影响；当节点达到90nm及以下，双重侧墙技术被广泛应用，通过两次沉积-刻蚀流程，进一步增大栅极与LDD区域的距离，降低寄生电容。
综上，侧墙工艺是MOSFET制造中"小结构、大作用"的典型代表，其通过精准的结构设计与工艺控制，实现了抑制短沟道效应、降低寄生电容、优化载流子迁移率等多重优势，这些优势的产生源于其材料特性与器件工作原理的深度适配，而标准化的制造流程则保障了其工艺兼容性与稳定性。在半导体工艺不断向更小节点演进的过程中，侧墙工艺的持续迭代，将成为推动MOSFET器件性能提升的关键力量。