大家好。在电子设计自动化流程中，电应力分析（EOS）与电气规则审核（Audit）是确保器件可靠性的两道关键防线。传统版本中，引脚的各类分析参数往往混杂在一起，配置不够直观。Cadence 25.1 新版本对EOS与审核参数进行了分类优化 ，在引脚属性界面中将其拆分为 EOS Parameters 和 Audit Parameters 两个独立标签页------前者用于配置外界施加的动态电信号（如脉冲负载的振幅、宽度、频率），后者用于设定引脚物理极限参数（如输出高/低电平的安全阈值），分类清晰、设置路径更明确。
本次分享将带你了解如何利用这一分类功能完成IC引脚的可靠性参数配置。以下是关键步骤总结：
第一步：打开电应力设置窗口
- 点击顶部菜单 Design Integrity → Configure → Electrical Stress Settings...。
第二步：定位目标器件与引脚
-
在弹出的窗口中，左侧导航栏展开 Devices → 选择 IC。
-
在列表中选中需要分析的器件实例（如某款触发器芯片）。
第三步：配置EOS Parameters（动态电信号参数）
-
将视线移到窗口右下方的 IC Pin Properties 界面，可以看到引脚参数已拆分为
EOS Parameters和Audit Parameters两个标签页。 -
点击 EOS Parameters 标签页：
-
将模型切换为 脉冲负载（Pulse Load）类型。
-
在右侧继续配置振幅、脉冲宽度、频率等具体波形参数。
-
第四步：配置Audit Parameters（物理极限参数）
-
点击 Audit Parameters 标签页：
- 设定引脚的物理极限参数，如输出高电平（VOH）或输出低电平（VOL）的安全阈值。
第五步：填写最大额定值（极端工况保障）
-
为确保芯片在极端工况下的安全，查阅原厂数据手册，将最大额定值填入对应的设置项中。
-
全部配置完成后，点击 OK 保存。
通过以上五步，即可完成IC引脚EOS与审核参数的分类配置，有效提升可靠性分析的准确性与设置效率。
**原创简介：**芯巧电子是 Cadence 全球认证培训合作伙伴，是国内领先的电子、电气设计自动化和信息化管理系统方案与服务提供商，客户覆盖半导体、消费电子、通讯、汽车电子、工业自动化、教育科研等众多领域，业务涉及Cadence PCB及仿真全系列软件代理，PCB软件二次开发，电子元器件建库，PCB Layout 服务，PCB 加工装配等，拥有专业的市场销售、软件服务支持和软件定制开发团队。