第四章
将测试平台和设计分开
接口
激励时序
接口的驱动和采样
将这些模块都连接起来
顶层作用域
程序------模块交互
SystemVerilog断言
四端口的ATM路由器
ref端口的方向
仿真的结束
LC3取指模块的定向测试（direated test）
相关推荐
NamoAmitabha1284 天前
第2章：一个简单的UVM验证平台 —— 这是全书的精华！--deepseekNamoAmitabha1284 天前
书中2.2.4virtual interface，config_db机制---deepseekNamoAmitabha12810 天前
UVM在时间维度上也做了规范，phase机制----deepseek讲解NamoAmitabha12810 天前
SystemVerilog 中的 :: 作用域解析运算符详解--deepseek讲解NamoAmitabha12812 天前
class基础+继承的专项训练NamoAmitabha12812 天前
rand/randc/constraint 练习Salt & Light1 个月前
UVM 字段自动化 Field Automation：让打印、复制、比较自动化北方孤寂的灵魂2 个月前
关于AXI协议详解Salt & Light3 个月前
SV基础之连接设计和测试平台