第四章
将测试平台和设计分开
接口
激励时序
接口的驱动和采样
将这些模块都连接起来
顶层作用域
程序------模块交互
SystemVerilog断言
四端口的ATM路由器
ref端口的方向
仿真的结束
LC3取指模块的定向测试（direated test）
相关推荐
星夜离尘5623 天前
流水线 valid 对齐自检：输入气泡和中途复位怎么测ChipCamp1 个月前
零门槛上手的RISC-V项目：nerv(附Verilog-vs-SysVerilog)NamoAmitabha1281 个月前
sequence.sv路科验证--deepseekNamoAmitabha1282 个月前
第2章：一个简单的UVM验证平台 —— 这是全书的精华！--deepseekNamoAmitabha1282 个月前
书中2.2.4virtual interface，config_db机制---deepseekNamoAmitabha1282 个月前
UVM在时间维度上也做了规范，phase机制----deepseek讲解NamoAmitabha1282 个月前
SystemVerilog 中的 :: 作用域解析运算符详解--deepseek讲解NamoAmitabha1282 个月前
class基础+继承的专项训练NamoAmitabha1282 个月前
rand/randc/constraint 练习Salt & Light3 个月前
UVM 字段自动化 Field Automation：让打印、复制、比较自动化