第四章
将测试平台和设计分开
接口
激励时序
接口的驱动和采样
将这些模块都连接起来
顶层作用域
程序------模块交互
SystemVerilog断言
四端口的ATM路由器
ref端口的方向
仿真的结束
LC3取指模块的定向测试（direated test）
相关推荐
fei_sun1 个月前
【SystemVerilog验证】数据类型（待补充）不会武功的火柴1 个月前
SystemVerilog语法(11)-面向对象编程下篇Ether IC Verifier1 个月前
SystemVerilog 数据类型详解Ether IC Verifier1 个月前
IC 验证工程师新手入门指南Nick.Q1 个月前
Ubuntu 24.04 从零跑通 OpenTitan：IC 验证工程师实录（Verilator + VCS + Verdi）不会武功的火柴1 个月前
SystemVerilog语法(9)-验证基础与简单Testbench谷公子的藏经阁3 个月前
DVCon 2025 论文精华导读及下载链接高新打工人5 个月前
关于systemverilog中的随机化的使用蓝天下的守望者5 个月前
SystemVerilog中 `timescale的使用问题